レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法

• Item type: SIG Technical Reports(1)
• 公開日: 1995-12-14
• タイトル: レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
• タイトル / 言語: en
• タイトル: A Global Code Scheduling Technique with Register Allocation for Fine Grain Parallel Processors
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属: NEC C&C研究所
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属(英): en
• 著者所属(英): Department of Information Systems, Interdisciplinary Graduate School of Engineering Sciences, Kyushu University
• 著者所属(英): en
• 著者所属(英): Department of Information Systems, Interdisciplinary Graduate School of Engineering Sciences, Kyushu University
• 著者所属(英): en
• 著者所属(英): Department of Information Systems, Interdisciplinary Graduate School of Engineering Sciences, Kyushu University
• 著者所属(英): en
• 著者所属(英): C&C Research Laboratory, NEC Corporation
• 著者所属(英): en
• 著者所属(英): Department of Information Systems, Interdisciplinary Graduate School of Engineering Sciences, Kyushu University
• 著者名: 井上, 昭彦; 赤星博輝; 冨山, 宏之; 若林, 一敏; 安浦, 寛人
• 著者名(英): Akihiko, Inoue; Hiroki, Akaboshi; Hiroyuki, Tomiyama; Kazutoshi, Wakabayashi; Hiroto, Yasuura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿ではレジスタ割り付けと広域コードスケジューリングを同時に行う手法を提案する．従来のレジスタ割り付け手法は命令レベル並列性を十分に考慮に入れておらず，プロセッサの性能を引き出すことは困難である．レジスタ割り付けを行うと同時にスケジューリングを行うことにより，以下の利点がある．)レジスタ割り付けにおいて生じるデータ依存関係によりスケジューラが制約を受けない．)レジスタ割り付けにおいて生じるスピルコードもスケジューリングの対象となる．ベンチマーク・プログラムを用いた実験により，本手法の有効性を評価した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a scheduling algorithm which performs global code scheduling and register allocation simultaneously. In most of previous register allocation techniques, instruction level parallelism is not considered. So it is difficult to bring out the maximum performance of processors. Scheduling instructions simultaneously with register allocation, we have the advantages; 1) In the scheduling process, there are no constraints by extra data dependences which the register allocator produces. 2) Spill codes inserted by the register allocator itself can be also scheduled simultaneously. We have evaluated our scheduling algorithm using several benchmark programs.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1995, 号 119(1995-ARC-115), p. 19-24, 発行日 1995-12-14
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会