WEKO3
アイテム
分散メモリ型マルチプロセッサ用キャッシュ一致保証方式の提案と評価
https://ipsj.ixsq.nii.ac.jp/records/24058
https://ipsj.ixsq.nii.ac.jp/records/240580b0b9509-e434-482f-8651-8ca3327bb809
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1996-01-26 | |||||||
タイトル | ||||||||
タイトル | 分散メモリ型マルチプロセッサ用キャッシュ一致保証方式の提案と評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Design and Evaluation of the Cache Coherent Mechanism for the Distributed Shared Memory Multi - Processor | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
日立製作所日立研究所 | ||||||||
著者所属 | ||||||||
日立製作所日立研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Research Laboratory, Hitachi, Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Research Laboratory, Hitachi, Ltd. | ||||||||
著者名 |
森岡, 道雄
× 森岡, 道雄
|
|||||||
著者名(英) |
M., Morioka
× M., Morioka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 階層バス型の分散メモリ型マルチプロセッサでは、キャッシュ一致保証方式としてディレクトリ方式を採用するものが多い。これは、分散された各主メモリごとに該主メモリのコピーがどのキャッシュに存在するかを記録する方式である。しかし、本方式では、主メモリ容量の増大に伴ってディレクトリの物量が大きくなる問題がある。本論文では、パススヌープ機能をベースに分散メモリ型マルチプロセッサのキャッシュ一致保証を効率良く実装する方式としてエクスポートディレクトリ方式を提案する。本方式は、マルチプロセッサを複数のクラスタ(複数のプロセッサ及び主メモリからなるグループ)に分割し、各クラスタ毎にエクスポートディレクトリを設け、システム全体でキャッシュ一致保証すべきかどうかを判定する方式である。タスクスイッチの影饗も含めてOLTPプログラムを評価できるシミュレータを構築し、提案した方式の性能評価を行った。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Directory-based cache coherent mechanism is famous approach for the distributed shared memory multi-processor which has the layered bus architecture. However, when the capacity of the main memory become large, the total size of the directory memory also grows. And it causes a expensive storage hardware for a large scale machine. We propose an snoop-based export-directory architecture in order to realize cost-effective cache-coherent mechanism for the distributed shared memory multi-processor. In this architecture, the system is composed of some clusters which have some processors, a part of the main memory and a export-directory. The export-directory is accessed in order to decide inter-cluster or intra-cluster cache coherency for each memory accesses. Proposed architecture are evaluated by trace-driven simulator which can evaluate the OLTP including task activities. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1996, 号 13(1995-ARC-116), p. 1-6, 発行日 1996-01-26 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |