命令フェッチを制御する命令を持ったアーキテクチャの定性的な評価

• Item type: SIG Technical Reports(1)
• 公開日: 1997-03-06
• タイトル: 命令フェッチを制御する命令を持ったアーキテクチャの定性的な評価
• タイトル / 言語: en
• タイトル: A Qualitative Evaluation for Fetch Instruction Mechanism
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 電気通信大学大学院情報システム学研究科
• 著者所属: 電気通信大学大学院情報システム学研究科
• 著者所属(英): en
• 著者所属(英): The Graduate School of Information Systems, The University of Electro - Communications
• 著者所属(英): en
• 著者所属(英): The Graduate School of Information Systems, The University of Electro - Communications
• 著者名: 岡本, 秀輔; 曽和, 将容
• 著者名(英): Shusuke, Okamoto; Masahiro, Sowa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: フェッチ分岐方式は、分岐処理を命令フェッチ先アドレスの変更ととらえ、命令フェッチを指定する命令をプログラム中に明示的に記述する方式である。フェッチ命令の指定は、基本ブロックを単位とし、さらに、命令フェッチと実行のための処理を明確に分けることで、効率的な命令フェッチ動作を行う。本報告では、フェッチ分岐方式の動作原理について述べた後に、フェッチ命令の種類別による実行性能について述べる。性能評価の結果、1サイクルに2命令フェッチとすると、無条件フェッチ命令に対しては、完全にゼロサイクルでの分岐処理が可能となり、他の種の命令に対しても条件によりゼロサイクルでそれぞれの処理を進められることを示した。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In the fetch instruction method, the branch is treated as the change of the destination address for instruction fetch. And fetch instructions instead of branch instructions are specified explicitly in a program code. Using a fetch instruction, the basic block to be fetched after the current block is specified. The processor pre-fetches the only necessary instructions as many as possible. This paper describes the basic of this method as well as the performance evaluation using trace examples.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1997, 号 22(1996-ARC-123), p. 49-54, 発行日 1997-03-06
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会