WEKO3
アイテム
UPCHMSにおけるパイプライン処理の適用
https://ipsj.ixsq.nii.ac.jp/records/23927
https://ipsj.ixsq.nii.ac.jp/records/23927be517557-cd99-42d2-9b0a-45049f02ac89
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC97125017.pdf (584.5 kB)
|
Copyright (c) 1997 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1997-08-20 | |||||||
| タイトル | ||||||||
| タイトル | UPCHMSにおけるパイプライン処理の適用 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Applying pipelining to UPCHMS | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 電気信大学 | ||||||||
| 著者所属 | ||||||||
| 信州大学 | ||||||||
| 著者所属 | ||||||||
| 電気信大学 | ||||||||
| 著者所属 | ||||||||
| 電気信大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| University of Electro - communication | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Sinshu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| University of Electro - communication | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| University of Electro - communication | ||||||||
| 著者名 |
牧, 晋広
× 牧, 晋広
|
|||||||
| 著者名(英) |
Nobuhiro, Maki
× Nobuhiro, Maki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 処理能力が大幅に低減するキャッシュミスを避けるため，キャッシュメモリとは異なる新しい階層メモリシステムUPCHMSを提案している．このUPCHMSはメインメモリ同様に線形的なアドレスを持つ高速なメモリHMに，プログラムによりデータを1ワード単位で転送することで，HMをキャッシュメモリよりも効率的に利用することが可能になる．またこのことによりキャッシュメモリよりも高速にデータを供給することが可能になることが期待される．今までの報告における評価ではパイプライン処理を考慮していなかった．そこで本稿ではパイプライン処理の導入について述べる． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | To reduce the cache miss penalty, which becomes heavy bottle neck for processor,we have proposed new hierarchical memory system, We call UPCHMS, UPCHMS enables memory to supply the data to processor faster than cache memory system does. The reson why UPCHMS can do this shows follow. In UPCHMS, data transfer program controls the data on the HM, which corresoponds to cache memory and has no main memory address but has its own linear address. It is possible for program-control to use the data on HM more efficiently. In this paper, we describe the UPCHMS with pipelineing. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1997, 号 76(1997-ARC-125), p. 97-102, 発行日 1997-08-20 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
