WEKO3
アイテム
PPRAM - Linkインタフェース・コアの開発
https://ipsj.ixsq.nii.ac.jp/records/23921
https://ipsj.ixsq.nii.ac.jp/records/239219f7bf207-7957-4fe0-9aa4-d7423f9ccdff
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC97125011.pdf (555.9 kB)
|
Copyright (c) 1997 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1997-08-20 | |||||||
| タイトル | ||||||||
| タイトル | PPRAM - Linkインタフェース・コアの開発 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Development of PPRAM - Link Interface - Core Circuit | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 九州大学大学院システム情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 九州大学大学院システム情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 九州大学大学院システム情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 九州大学大学院システム情報科学研究科情報工学専攻／PPRAMコンソーシアム | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Kyushu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Kyushu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Kyushu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Kyushu University/PPRAM Consortium | ||||||||
| 著者名 |
橋本, 浩二
× 橋本, 浩二
|
|||||||
| 著者名(英) |
Koji, Hashimoto
× Koji, Hashimoto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿は，メモリ/ロジック混載型ASSP「PPRAM」向けの標準通信規格『PPRAM?Link』九大案に基づいて開発中の『PPRAM?Link インターフェス・コア』について述べている．PPRAM?LinkはPPRAMノードならびに(PRAMノードを1個以上含む） PPRAMチップを1対1単方向パラレル/シリアル・リンクで接続し，1Gバイト/秒（パラレル・リンク当り）以上の高速データ転送を可能とする．PPRAM?Linkは論理階層および物理階層から構成され，論理階層はトランザクション，トランスミッション（フロー制御，キュー割当，リアルタイム転送，等を含む），エラー検出，初期化の各プロトコルを有する．PPRAM?Linkインタフェース・コアはこの論理/物理階層仕様に基づき，アドレス・デコーダ，バイパスFIFO，パケット入出力キュー，フロー・コントローラ，等から構成される．試作したPPRAM?Linkインタフェース・コアのテストチップについても報告している． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper outlines an Interface-core circuit based on a draft standard for PPRAM-Link. The PPRAM-Link provides a high-band width interface by using a collection of fast point-to-point unidirectional links, and it would be defined at 1 Gbyte/s (16-bit parallel). The PPRAM-Link consits of logical layer and physical layer; the logical layer defines several protocols such as transaction, transmission, error-recovery, initialization, and so on. The PPRAM-Link interface-core circuit, which are now developed at Kyushu University, consists of address-decoder, bypass-FIFO, packet-queues, flow-controllr, and so on. A test chip of the PPRAM-Link interface-core circuit is also reported. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1997, 号 76(1997-ARC-125), p. 61-66, 発行日 1997-08-20 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
