WEKO3
アイテム
非同期式プロセッサを用いたコンピュータシステムの実現
https://ipsj.ixsq.nii.ac.jp/records/23909
https://ipsj.ixsq.nii.ac.jp/records/239093bc2e54f-b2ba-4e4a-afb5-b8599afb12c5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC97126019.pdf (546.6 kB)
|
Copyright (c) 1997 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1997-10-28 | |||||||
| タイトル | ||||||||
| タイトル | 非同期式プロセッサを用いたコンピュータシステムの実現 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Implementation of A Computer System with An Asynchronous Processor | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京工業大学情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学先端科学技術研究センター | ||||||||
| 著者所属 | ||||||||
| 東京大学先端科学技術研究センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Research Center for Advanced Science and Technology, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Research Center for Advanced Science and Technology, University of Tokyo | ||||||||
| 著者名 |
上野, 洋一郎
× 上野, 洋一郎
|
|||||||
| 著者名(英) |
Yoichiro, Ueno
× Yoichiro, Ueno
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿では非同期式プロセッサを用いてコンピュータシステムを構成した場合と同期式プロセッサを用いた場合との違いを明らかにするとともに，相違点の大きいハードウェアに於いて既存のメモリやI/Oデバイスをどのように非同期式プロセッサに接続すれば良いかについて考察した．また実際に設計・製作した32?bit非同期式プロセッサの評価用システムを通して，これらの考察に基づいた既存のデバイスへのインタフェース方法の実証も行なった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we describe diffrences between computer systems with an asynchronous processor and computer systems with asynchronous processor. Since asynchronous hardware differs from synchronous one in many points, we present interfacing methods between asynchronous processors and synchronous peripherals, such as memory and I/O devices. These methods successfully works for the 32-bit asynchronous processor evaluation systems. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1997, 号 102(1997-ARC-126), p. 109-114, 発行日 1997-10-28 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
