WEKO3
アイテム
コンパイラによるソフトウェア・バイパス制御方式とその評価
https://ipsj.ixsq.nii.ac.jp/records/23848
https://ipsj.ixsq.nii.ac.jp/records/23848bd19b118-52b4-4e9f-8b09-5b93bf9b1c10
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC98130009.pdf (587.7 kB)
|
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1998-08-05 | |||||||
| タイトル | ||||||||
| タイトル | コンパイラによるソフトウェア・バイパス制御方式とその評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Evaluation of Software Bypass Control Mechanism by Compiler | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 新情報富士通研 | ||||||||
| 著者所属 | ||||||||
| 新情報富士通研 | ||||||||
| 著者所属 | ||||||||
| 新情報富士通研 | ||||||||
| 著者所属 | ||||||||
| 新情報富士通研 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RWCP Multi - Processor Computing Fujitsu Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RWCP Multi - Processor Computing Fujitsu Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RWCP Multi - Processor Computing Fujitsu Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RWCP Multi - Processor Computing Fujitsu Laboratory | ||||||||
| 著者名 |
新井, 正樹
× 新井, 正樹
|
|||||||
| 著者名(英) |
Masaki, Arai
× Masaki, Arai
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | ソフトウェア・バイパス制御方式はハードウェアを簡素化するために命令のソースオペランドの値をレジスタあるいは複数のバイパス出力のいずれから読むかをソフトウェアで指定するというプロセッサアーキテクチャである．ソフトウェア・バイパス制御方式を採用したアーキテクチャでは，レジスタ割り当て時に特有の最適化が可能になるけれども，命令スケジューリング時に制御フローグラフの合流点でのバイパスのタイミング調整を行わなければならない．本論文では，コンパイラによるソフトウェア・バイパス制御方式とその評価について述べる． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | The processor with software bypass control mechanism doesn't need a hardware bypass control circuit it makes hardware design simple. Each instruction has a field to specify a register or a bypass where the input data comes as its input operands. The compiler or the hand coder must manage the data on the pipeline registers and explicitly write which bypass result or register is used in assembly language. This mechanism gives the compiler more opportunities for code optimizations in the register allocation path. But the compiler must adjust bypass timing at join basic blocks when instruction scheduling. In this paper, we show how to control the bypass by the compiler and evaluate the effect of it. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1998, 号 70(1998-ARC-130), p. 49-54, 発行日 1998-08-05 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
