分岐先アドレスの性質を利用した2レベル表による分岐先バッファの容量削減

• Item type: SIG Technical Reports(1)
• 公開日: 1998-09-21
• タイトル: 分岐先アドレスの性質を利用した2レベル表による分岐先バッファの容量削減
• タイトル / 言語: en
• タイトル: Reducing the Amount of Branch Target Buffers with a 2 - Level Table Scheme, Utilizing the Characteristics of Branch Target Addresses
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者名: 山田, 祐司; 小林, 良太郎; 安藤, 秀樹; 島田, 俊夫
• 著者名(英): Yuji, Yamada; Ryotaro, Kobayashi; Hideki, Ando; Toshio, Shimada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: マイクロプロセッサの分岐予測機構には高い精度が望まれている。分岐先アドレスはBTB（Branch Target Buffer：分岐先バッファ）を用いて予測する手法が一般的だが、高い予測成功率を得るためにはBTBには多くのエントリ数が必要となりハードウェア量が大きくなるという問題がある。本稿では分岐先アドレスの性質を利用してBTBのハードウェア量を削減する手法として2レベル表方式を提案する。評価の結果、2レベル表方式は従来のBTB方式に対して分岐先アドレス予測成功率をほとんど低下させることなく分岐先アドレス部のハードウェア量を約52％削減することができた。また、同程度のハードウェア量では分岐先アドレス予測成功率を約1.07％高めることができた。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Accurate branch prediction is required in microprocessors. Branch target addresses are generally predicted with a BTB(Branch Target Buffer). To achieve high prediction accuracy, BTBs require many entries, thus considerably increasing the amount of hardware. This paper proposes a new scheme called a 2-level table scheme to reduce the amount of hardware of BTB, utilizing the characteristics of branch target addresses. Our 2-level table scheme reduces the amount of the brannch target address part of BTB by approximately 52% with little reduction of branch target address prediction accuracy, our scheme improves branch target address prediction accuracy by approximately 1.07% with the almost same amount of hardware.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1998, 号 86(1998-ARC-131), p. 59-64, 発行日 1998-09-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会