共有メモリ型並列計算機の分散シミュレータ

• Item type: SIG Technical Reports(1)
• 公開日: 2000-01-07
• タイトル: 共有メモリ型並列計算機の分散シミュレータ
• タイトル / 言語: en
• タイトル: A Distributed Simulator for Shared Memory Multiprocessors
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 豊橋技術科学大学情報工学系
• 著者所属: 豊橋技術科学大学情報工学系
• 著者所属: 豊橋技術科学大学情報工学系
• 著者所属(英): en
• 著者所属(英): Dept. of Computer and Information Sciences, Toyohashi Univ. of Tech.
• 著者所属(英): en
• 著者所属(英): Dept. of Computer and Information Sciences, Toyohashi Univ. of Tech.
• 著者所属(英): en
• 著者所属(英): Dept. of Computer and Information Sciences, Toyohashi Univ. of Tech.
• 著者名: 今福, 茂; 大野, 和彦; 中島, 浩
• 著者名(英): Shigeru, Imafuku; Kazuhiko, Ohno; Hiroshi, Nakashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本報告は，共有メモリ型並列計算機のアーキテクチャ・レベルのシミュレーションに内在する豊富な並列性を利用して，効率のよい分散シミュレータを構築する手法について述べたものである。一般に分散シミュレータでは，シミュレータ内の計算ノード間での時刻管理の効率が問題となる。我々はこの問題の解決策として，遠隔アクセスを含めた命令レベルの論理的な結果を再現する論理レベルのシミュレーションと，遠隔アクセスに伴うコヒーレンス制御メッセージのタイミングを高精度で再現する物理レベルのシミュレーションとを分割する方法を提案する。前者は精密な時刻管理が不要であることから，Virtual Shared Memoryの手法を用いて効率よく分散実行される。一方後者は，前者によって得られたアクセスの履歴に基づく逐次シミュレーションにより，対象システムのネットワークの挙動を含めて動作タイミングを高精度に再現する。ここで問題となるアクセス履歴の圧縮については，前者においてコヒーレント・キャッシュを部分的にシミュレーションし，遠隔アクセスの可能性があるものだけを抽出することにより解決している。また論理／物理レベルのシミュレーションを並行実行することにより，アクセス履歴保存のオーバヘッドを削減しつつ，全体的なシミュレーション時間の短縮も図っている。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes an efficient techinique for distributed simulation targeting shared memory parallel machines. Our approach to solve the problem of distributed clock management, which is the well-known bottleneck of distributed simulators, is as follows. We decompose our simulator into logical and phisical ones. The former simulates the instraction level logical behaviour of the target machine in parallel, without precise clock management, using virtual shared memory technique. The latter is responsible to determine precise timing of each interprocessor event in the target machine taking account of its physical network behaviour, based on the access trace generated by the logical simulator. In order to make the trace as small as possible, the logical simulator partially simulates the coherent cache and extracts only the accesses potentially remote. The logical and phisical simulators are concurrently executed in order to reduce the overhead for the access trace preservation, and also to shorten the total simulation time.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2000, 号 1(1999-ARC-136), p. 37-42, 発行日 2000-01-07
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会