配列間接アクセスを用いないコード生成法による電子回路シミュレーションの高速化とその並列処理

• Item type: SIG Technical Reports(1)
• 公開日: 2000-03-02
• タイトル: 配列間接アクセスを用いないコード生成法による電子回路シミュレーションの高速化とその並列処理
• タイトル / 言語: en
• タイトル: Evaluation and Parallel Processing of Electronic Circuit Simulation using Code Generation without Array Indirect Access
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学部電気電子情報工学科
• 著者所属: 早稲田大学理工学部電気電子情報工学科
• 著者所属: 千葉工業大学情報工学科
• 著者所属: 早稲田大学理工学部電気電子情報工学科
• 著者所属(英): en
• 著者所属(英): Dept. of Electrical, Electronics and Computer Engineering, Waseda Univ.
• 著者所属(英): en
• 著者所属(英): Dept. of Electrical, Electronics and Computer Engineering, Waseda Univ.
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science, Chiba Institute of Technology.
• 著者所属(英): en
• 著者所属(英): Dept. of Electrical, Electronics and Computer Engineering, Waseda Univ.
• 著者名: 間中, 邦之; 刑部, 亮; 前川, 仁孝; 笠原, 博徳
• 著者名(英): Kuniyuki, Manaka; Ryo, Osakabe; Yoshitaka, Maekawa; Hironori, Kasahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では、電子回路シミュレーションにおけるランダムスパースマトリクス処理に伴う配列間接アクセスを除去したループフリーコードを生成することにより、WS、PC等の単一プロセッサシステム上で電子回路シミュレーションを高速化すると共にその並列化を行なう手法を提案する。電子回路シミュレータSPICEでは直接法を用いたスパース行列求解の高速化のために、コード生成法により非零要素のみの計算を列挙したループフリーコードを生成している。しかしその際スパース行列処理のための配列間接アクセスが並列化を含め処理高速化を阻害する要因の一つになっている。そこで本論文では配列間接アクセスを用いないループフリーコードを生成する回路シミュレータを作成し、加算器等の5例の回路に対してWS及びPC上で性能評価を行なった。その結果、過渡解析をSPICE3f.4より2倍から65倍高速に行なえることが確かめられた。また、上記の手法に加えて、回路分割により粗粒度タスクを生成し、分割回路を主記憶共有型マルチプロセッサ(SMP)アーキテクチャ用標準APIであるOpenMPを用いて並列化する方法についても述べる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes fast sequential circuit simulation scheme using loop free code without the array indirect access. It allows us several tens of times speed-up compared with SPICE version 3f.4 on a WS and a PC. Electronic circuit simulator SPICE uses loop free code by the code generation method to speed-up random sparse matrix direct solution. However, array indirect access for sparse matrix handling used in SPICE is one of factors that obstruct speed-up of processing including parallel processing. Therefore, this paper proposes the circuit simulation scheme using loop free code whitout array indirect access which allow us to speed-up transition analysis. The performance evaluation shows the proposed scheme gives us 2 to 65 times speed-up compared with SPICE on a WS and a PC. Moreover, the generated code is processed in parallel on a SMP machine using OpenMP.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2000, 号 23(1999-ARC-137), p. 77-82, 発行日 2000-03-02
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会