WEKO3
アイテム
投機的データプリフェッチを行うキャッシュの一考察
https://ipsj.ixsq.nii.ac.jp/records/23663
https://ipsj.ixsq.nii.ac.jp/records/236635ad442c5-d673-4c42-8500-a287f26e0bce
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC00140007.pdf (698.8 kB)
|
Copyright (c) 2000 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2000-11-29 | |||||||
| タイトル | ||||||||
| タイトル | 投機的データプリフェッチを行うキャッシュの一考察 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Study on Speculative Data Prefetch Cache | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科情報工学専攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hiroshima City University Graduate School of Information Sciences | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hiroshima City University Graduate School of Information Sciences | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hiroshima City University Graduate School of Information Sciences | ||||||||
| 著者名 |
村上, 和希
× 村上, 和希
|
|||||||
| 著者名(英) |
Waki, Murakami
× Waki, Murakami
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | ブロック単位で参照アドレスを予想し，データのプリフェッチを行うキャッシュを提案する．本方式では過去に参照されたデータアドレスの履歴情報はブロック毎に管理する．メモリ参照履歴情報を参照アドレスの出現順に格納し，順に予測を行うことにより予測時に検索する履歴情報を減らすことが出来る，本稿ではアドレス予測を行うPrefetch Cacheの構成例を示した．compressを用いた評価では従来のダイレクトマップのキャッシュのミス率に比べ，大幅に改善できる可能性を示した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper proposes a new data prefetch cache architecture that predicts reference address based on basic blocks. In this architecture, memory reference address history is managed by grouping it by basic blocks. In basic blocks, the sequence of memory reference do not differ in each iteration, so by grouping memory reference history by basic blocks may save the search area need to predict the next reference address. This paper presents details of the prefetch cache architecture, which predicts reference address. From the results of performance evaluation using compress program as a benchmark, shows the possibility for a big performance improvement by the proposed architecture, compared to conventional direct map cache. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2000, 号 110(2000-ARC-140), p. 31-36, 発行日 2000-11-29 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
