WEKO3
アイテム
大規模データパス・アーキテクチャにおけるフェッチ機構
https://ipsj.ixsq.nii.ac.jp/records/23608
https://ipsj.ixsq.nii.ac.jp/records/23608f923b976-6cf7-420f-864b-14d6786d214e
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2001-05-11 | |||||||
タイトル | ||||||||
タイトル | 大規模データパス・アーキテクチャにおけるフェッチ機構 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Fetch Mechanism for Very Large Data Path Architecture | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京大学大学院 工学系研究科 | ||||||||
著者所属 | ||||||||
東京大学大学院 工学系研究科 | ||||||||
著者所属 | ||||||||
東京大学大学院 工学系研究科 | ||||||||
著者所属 | ||||||||
東京大学大学院 工学系研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate school of Engineering, The University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate school of Engineering, The University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate school of Engineering, The University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate school of Engineering, The University of Tokyo | ||||||||
著者名 |
塚本, 泰通
× 塚本, 泰通
|
|||||||
著者名(英) |
Yasumichi, Tsukamoto
× Yasumichi, Tsukamoto
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 大規模データパス・アーキテクチャは最大4つの分岐命令を含む命令ブロックを処理単位とし、複数パス実行を行うことで実効IPC8を目指す。命令ブロックには最大5つの出口があるため、その中から確率が高い出口を予測する必要がある。本論文では、大規模データパス・アーキテクチャの複数パスフェッチ戦略と分岐予測機構を提案し、その初期評価を行った。そのその結果、90%を越える予測成功率が達成できることを示した。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Very Large Data Path Architecture supports multipath execution of instructions in a granularity called Instruction Block to achieve IPC 8. An Instruction Block consists of four contiguous basis blocks, each of which can have up to 8 instructions. Because an instruction block has up to 5 break points, we have to predict from which break point it will exit, and arrange the processor to fetch next IB starting from that point. In this paper, we present fetch strategy and fetch mechanism for VLDP, and evaluate them. The evaluation shows that VLDP can achieve more than 90% branch prediction accuracy. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2001, 号 39(2001-ARC-143), p. 25-30, 発行日 2001-05-11 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |