WEKO3
アイテム
計算機システムにおける分岐予測外れパスの影響
https://ipsj.ixsq.nii.ac.jp/records/23601
https://ipsj.ixsq.nii.ac.jp/records/236018fd56aea-242a-4ac2-b7f2-c827378774db
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2001-07-25 | |||||||
タイトル | ||||||||
タイトル | 計算機システムにおける分岐予測外れパスの影響 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | The influence of branch miss - predicted path to computer system performance | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
(株)富士通研究所 | ||||||||
著者所属 | ||||||||
(株)富士通研究所 | ||||||||
著者所属 | ||||||||
(株)富士通研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
FUJITSU LABORATORIES LTD. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
FUJITSU LABORATORIES LTD. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
FUJITSU LABORATORIES LTD. | ||||||||
著者名 |
大河原, 英喜
× 大河原, 英喜
|
|||||||
著者名(英) |
Hideki, Okawara
× Hideki, Okawara
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 計算機システムの性能評価に用いられるシミュレータには、実行ドリブン型シミュレータ(EDS)とトレースドリブン型シミュレータ(TDS)の大きく2種類がある。TDSを用いた性能評価は、動的な振る舞いが評価できず、評価誤差が生じるという問題点が知られている。本論文では、TDSにおいて分岐予測外れパスが評価されないことに着目し、 分岐予測外れパスが計算機システムに如何に影響を与えるかについて調査した。評価の結果、極端に違いが現れる例では、分岐予測外れパスの命令をシミュレーションするか否かで、実行サイクル数に約93%の違いが見られた。また、SPEC INT92で評価を行った結果、fetch命令数で30%、実行サイクル数では3%程度の違いが見られた。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | To evaluate computer system performance, two types of simulators, Execution Driven Simulator(EDS) and Trace Driven Simulator(TDS), are commonly used. The drawback of TDS is its inability of simulating dynamic behavior, for example, speculative instructions fetching. In this paper, we focus on speculative instruction fetching and investigate the influence of branch miss-predicted path to the computer system performance. In a extreme case, the evaluation error of TDS is about 93% in execution time. In SPEC INT92 benchmark,the evaluation errors are 30% in the number of instructions fetched and 3% in the execution time. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2001, 号 76(2001-ARC-144), p. 177-182, 発行日 2001-07-25 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |