WEKO3
アイテム
SCIMAにおけるメモリアクセス機構の検討
https://ipsj.ixsq.nii.ac.jp/records/23599
https://ipsj.ixsq.nii.ac.jp/records/23599c15b11db-c2e2-4533-b187-addf53b18cfd
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC01144029.pdf (1.2 MB)
|
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2001-07-25 | |||||||
| タイトル | ||||||||
| タイトル | SCIMAにおけるメモリアクセス機構の検討 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Study of Memory Access Organization on SCIMA | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京大学先端科学技術研究センター | ||||||||
| 著者所属 | ||||||||
| 東京大学先端科学技術研究センター | ||||||||
| 著者所属 | ||||||||
| 東京大学先端科学技術研究センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Research Center for Advanced Science and Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Research Center for Advanced Science and Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Research Center for Advanced Science and Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| 著者名 |
大根田, 拓
× 大根田, 拓
|
|||||||
| 著者名(英) |
Taku, Ohneda
× Taku, Ohneda
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | プロセッサとメモリの性能差別の問題への対処を目的として，主にハイパフォーマンスコンピューティング分野をターゲットとしたプロセッサアーキテクチャSCIMAが提案されている．SCIMAではチップ上のメモリとして従来のキャッシュに加えオンチップメモリを搭載し，オンチップメモリへのデータ転送命令として新たにpage-load/page-store命令を備える．本稿では，このSCIMAのメモリアクセス機構について検討を行なった．従来のプロセッサに簡単な拡張を行うことで実現でき，サイクルタイムに影響を与えないことを目的とした機構を提案し，本構成で実現可能なメモリアクセスの動的スケジューリングが性能に与える影響を評価する．本構成は実現可能性，及び性能面から妥当な構成であるとの結論を得た． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | The performance gap between processor and main memory is serious problem especially in high performance computing. In order to overcome this problem, we have proposed a new processor architecture called SCIMA, which integrates software-controllable addressable memory into processor chip as a part of main memory in addition to ordinary cache. It is necessary to extend load/store unit of conventional out-of-order processor for handing the data accesses to the on-chip memory in SCIMA. This paper shows the mechanisms and operations of load/store unit of SCIMA and their performance evaluations. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2001, 号 76(2001-ARC-144), p. 165-170, 発行日 2001-07-25 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
