

## 0/1 の局所性を利用したデータ値予測機構のハードウェア量削減

佐藤 寿倫<sup>1,2</sup> 有田 五次郎<sup>1</sup>

<sup>1</sup> 九州工業大学 情報工学部 知能情報工学科

<sup>2</sup> 九州工業大学 マイクロ化総合技術センター

近年値予測を用いたデータ依存の投機的実行が注目されているが、値予測のためのハードウェア量が問題となっている。本稿では、値予測機構のハードウェア量を削減することを検討している。具体的には、頻繁な値の局所性に着目し、予測値を0と1だけに限定している。SPECint95ベンチマークではレジスタに書き込まれる値の平均で20%以上が0と1で占められるので、予測値を制限しても有意義なパフォーマンスが得られると予想される。シミュレーションの結果、提案する予測器は最終値型予測器よりもハードウェアの利用効率が良いことが確認された。

### Reducing Hardware Budget of Data Value Predictors by Exploiting Locality on 1-bit Values

TOSHINORI SATO ITSUJIRO ARITA  
KYUSHU INSTITUTE OF TECHNOLOGY

Recently, the practice of speculation in resolving data dependences has been studied as a means of extracting more instruction level parallelism. One of the serious hurdles for realizing data speculation is the huge hardware budget of the predictors. In this paper, we propose techniques that reduce the budget significantly by exploiting frequent value locality. Based on the proposals, we evaluate a value predictor, named *0/1-value predictor*. The 0/1-value predictor generates only values 0 and 1. Simulation results show that the proposed predictor has better performance than the last-value predictor which is twice as large in hardware budget as is the predictors. Therefore, the 0/1-value predictors is one of the promising candidates for cost-effective and practical value predictors which can be implemented in real microprocessors.

#### 1. はじめに

現在主流のマイクロプロセッサは性能向上を命令レベルの並列性(ILP: instruction level parallelism)の抽出に頼っている。しかしながら、ILPは命令間の制御依存、資源競合、データ依存関係によって制限される。このうち、近年データ依存を投機的に解消する方式が注目されている。値予測に基づいたデータ投機実行<sup>7),8)</sup>は、命令間の依存関係を緩和し命令レベルの並列性を抽出する新たなパラダイムとして注目されている。ある命令の結果

は値予測機構を用いて予測され、この命令と依存関係にある命令を同時に実行でき、ILPを積極的に抽出できるわけである。ここで注意しなければならないのは、間違った投機によるペナルティを被ること無く値予測を有效地に利用するためには、高い予測精度が必要になるということである。ハイブリッド値予測機構<sup>15)</sup>やコンテキスト型値予測機構<sup>13)</sup>は非常に高い予測精度を達成できるが、ハードウェアコストも非常に大きくなってしまう。近年ハードウェア量削減に対する興味が高まりいくつかの研究がなされている<sup>3)~6),9),10),14)</sup>。われわれもこれまでに

様々な検討を行ってきた<sup>1),11),12)</sup>が、本稿ではそれらに續く検討結果を報告する。

## 2. 評価方法

本節では、シミュレーション用いたプロセッサのモデルとベンチマークプログラムを紹介し、提案手法の評価環境について説明する。

### 2.1 プロセッサモデル

性能評価に用いられるプロセッサモデルはレジスタ更新ユニット (RUU: register update unit)に基づいて動的命令スケジューリングを行なうスーパースカラプロセッサであり、以下の構成となっている。RUU の容量は 128 エントリである。命令フェッチ幅と命令発行幅は 8 命令であり、8 つの機能ユニットは完全に対称であらゆるタイプの命令を実行できる。各演算のレイテンシは乗算(4 サイクル)と除算(12 サイクル)を除いて全て 1 サイクルである。データキャッシュは 4 ポートのノンロックキャッシングキャッシュで、容量 128KB でブロックサイズ 32B の 2 ウエイセットアソシアティブで構成される。データキャッシュのレイテンシはデータアドレス計算の他に、ヒット時 1 サイクル、ミス時 6 サイクルである。また全てのメモリアクセス命令は、先行するストア命令が完了していないければ実行できない。命令キャッシュは容量 128KB で、ブロックサイズ 32B の 2 ウエイセットアソシアティブキャッシュである。2 次キャッシュはデータと命令で共有されており、容量 8MB でブロックサイズ 64B のダイレクトマップキャッシュである。2 次キャッシュミス時のレイテンシは、最初のワードが得られるまでが 18 サイクルで、後続のワードのアクセスにはそれぞれ 2 サイクルを必要とする。分岐先アドレスの予測にはエントリ数 1K で 4 ウエイセットアソシアティブの分岐先バッファとエントリ数 8 のリターンアドレススタックを、分岐方向の予測にはエントリ数 4K の gshare タイプ 2 レベル適応型分岐予測器を用いた。これらの分岐予測器の更新は命令のリタイア時に実行される。

### 2.2 評価環境

サイクルレベルのタイミングシミュレータは SimpleScalar ツールセット (ver.3.0a)<sup>2)</sup> を用いて作成されている。SPECint95 ベンチマークプログラムを用いて評価する。それぞれのプログラムの入力セットは現実的な時間でシミュレーションが終了するように調整している。プログラムと入力セットを表 1 にまとめる。これらのプログラムは MIPS アーキテクチャを拡張した SimpleScalar/PISA アーキテクチャ<sup>2)</sup>をターゲットとしてコンパイルされている。132.ijpeg は GNU GCC(version 2.6.3) を用いて最適化オプション -O3 でコンパイルした。残りのプログラムはイスコシン大学が配付しているコンパイル済みのバイナリを利用した。表 1 には各ベンチマークプログラムの実行命令数と値予測の対象となる命令の割合も示してある。つまり、分岐命令やストア命

令などのデータ値予測の対象とならない命令を除いた割合である。命令は nop 命令を除いたリタイアした命令だけを数えている。

表 1 ベンチマークプログラム

プログラム	入力セット	実行命令数	(%) 対象
099.go	9.9	133M	77.69
124.m88ksim	dcrand.big	241M	68.50
126.gcc	genrecg.i	117M	65.96
129.compress	14000 e 2231	48M	66.25
130.li	queens 7	202M	58.76
132.jpeg	vigo.ppm	29M	73.14
134.perl	primes.in	10M	62.04
147.vortex	persons.250	101M	59.94

## 3. 頻繁な値の局所性を利用した値予測器

頻繁な値の局所性 (frequent value locality)<sup>16)</sup> は新しい局所性であり、従来の値の局所性<sup>8)</sup>とは以下の点で異なる。すなわち、後者があるひとつの命令において定義されるのに対して、前者は複数の命令間で観測される。本節では、頻繁な値の局所性がどのように観測させるかを示し、これに基づいたハードウェア削減方式を提案する。

### 3.1 頻繁な値の局所性




図 1 (%) 頻繁な値の局所性

Zhang ら<sup>16)</sup>によると、プログラム実行中のある時点においては、メモリアクセスで参照されるデータの大部分が、少数の値の集合に集中していることが観測されている。SPECint95 ベンチマークにおいては、中でも 0 と 1 が上位を占める場合が多い。われわれは彼らの研究を更に進め、レジスタに値を書き込む全ての命令について頻繁な値の局所性を調査した。シミュレーション結果を図 1 にまとめる。各棒グラフは二つの部分から成っており、下部(黒)は実行結果が 0 であった命令の割合であり、上部(灰)は実行結果が 1 であった命令の割合である。平均して約 20% の命令が 0 あるいは 1 を生成していることがわかる。これはメモリアクセスの場合の局所性と比較するとかなり小さな値であるが、それでも考慮するには

表2 0を頻繁に生成する命令

program	inst.	%occu.	%freq.	program	inst.	%occu.	%freq.
099.go	lw	34.79	9.07	130.li	lw	49.86	11.58
	slt	27.05	51.92		addu	23.23	15.99
	addu	18.15	5.42		andi	12.04	63.56
	sll	5.70	2.93		lbu	7.61	26.76
	andi	5.46	37.62		addiu	1.81	0.85
124.m88ksim	lw	16.71	29.69	132.jpeg	lw	22.64	9.84
	addu	16.67	45.55		addu	15.86	5.64
	sll	13.83	98.82		slt	15.15	57.81
	and	11.07	56.89		sll	11.22	11.33
	andi	8.36	37.48		sltu	10.72	47.78
126.gcc	lw	32.93	14.30	134.perl	lw	30.98	11.02
	addu	23.79	19.27		addu	18.41	12.75
	sltiu	6.23	41.83		slt	8.48	74.71
	sll	6.23	14.96		andi	6.79	50.39
	slt	5.21	45.91		sltu	5.17	25.32
129.compress	lw	22.20	5.84	147.vortex	lw	53.04	27.54
	slti	18.10	45.61		addu	37.06	41.26
	sll	17.46	31.19		sltu	2.58	37.42
	sltu	7.54	42.00		andi	1.39	16.19
	and	7.23	31.55		lbu	1.13	41.54

表3 1を頻繁に生成する命令

program	inst.	%occu.	%freq.	program	inst.	%occu.	%freq.
099.go	lw	30.57	7.56	130.li	sltu	22.18	90.51
	slt	26.40	48.08		sltiu	16.63	95.05
	addiu	25.04	8.76		lbu	16.62	30.36
	slti	9.54	62.38		slti	16.13	100.0
	addu	3.20	0.91		andi	8.56	23.48
124.m88ksim	sltu	33.32	66.15	132.jpeg	slti	26.17	87.34
	slti	33.27	99.93		lw	19.94	10.86
	addiu	33.18	16.34		addiu	19.65	12.78
	sra	0.07	0.39		sltu	9.35	52.22
	lw	0.03	0.01		sll	8.82	42.19
126.gcc	addiu	20.93	7.17	134.perl	sltiu	20.01	88.54
	lw	18.69	4.54		sltu	19.08	74.68
	sltiu	15.50	58.17		addiu	18.84	9.30
	slti	15.15	71.08		lw	10.69	3.04
	sll	10.99	54.09		lbu	6.59	31.95
129.compress	slt	45.45	68.81	147.vortex	addiu	52.04	18.03
	slti	25.47	54.39		sltu	15.49	62.58
	sltu	12.30	58.00		lw	11.26	1.61
	addiu	4.95	1.14		lhu	6.51	35.90
	sra	2.57	8.61		addu	5.50	1.71

十分な割合である。

表2と表3に、0と1を頻繁に生成する命令についてまとめた。第1列はプログラム名である。第2列には、0あるいは1を頻繁に生成する上位5命令がまとめられている。次列は、0あるいは1を生成する全実行のうちでこれらの命令がどの程度占めるかを表している。最後の列は各命令の0あるいは1生成頻度である。例えば099.goの場合、0を生成する全命令のうちで34.79%がlwである。さらに、全lw命令の9.07%が0を生成していることが判る。他のプログラムを考慮すると、全体としてlw命令が最も0を生成する傾向が大きく、次いでaddu命令である。減算命令が全く現れていない点が興味深い。また論理演算命令の出現頻度も比較的小さい。対照的に、論理演算命令は1を頻繁に生成する傾向が見られる。


以上の考察から本稿では、この1ビットで表現できる頻繁な値の局所性を利用して、データ値予測器のハードウエア量削減を検討する。

### 3.2 0値予測器


0が最もよく生成される値であるのならば、0だけを予測する値予測器であっても意味のあるパフォーマンスが得られる可能性がある。われわれはそのような、0だけを予測する0値予測器(zero-value predictor)を提案する。0値予測器は最終値型値予測器の値予測表(VHT:Value History Table)からデータフィールドを取り除くことで実現でき、ハードウエア規模が大幅に削減できる。

### 3.3 0/1値予測器

図1から1も頻繁に出現することがわかる。したがって、0/1値予測器(0/1-value predictor)を構築し1の局



(i) 1 サイクル比較遅延

(ii) 比較遅延無し  
図 2 (%) 性能向上率 (0 値)

所性も利用できれば、予測可能性が大いに向上すると期待できる。0と1とを区別するために、0/1値予測器のVHTには1ビットのData Valueフィールドが必要である。加えて、その入れ替え方式を考慮する必要がある。ある命令が0または1を生成した時には、対応するVHTのエントリにはその値を保持すればよい。0でも1でもない時には、入れ替えには自由度がある。本稿では単純な方式を採用した。すなわち、その命令が1を生成した時に限りVHTのエントリを更新し、そうでない場合にはVHTには0を保持しつづけることとした。言い替えれば、1よりも0を優先させるわけである。図1より0の局所性の方が大きいので、妥当な選択と言える。

#### 4. 評価

本節でシミュレーション結果を紹介する。信頼性の機構には閾値2の2ビット飽和型カウンタを用いる。タグは使用しない。また容量は8Kエントリとした。これらの信頼性機構と容量の決定については文献1)を参照されたい。

まず、8K-エントリのタグを持たない0値予測器と0/1値予測器が、プロセッサ性能にどの程度貢献できるかを調べる。性能の評価には1サイクル当たりの完了命令数(IPC:committed instructions per cycle)を用いた。カウントされる命令にはnop命令を含んでいない。プロセッサの性能向上は、増加したIPCをデータ予測を行なわない基本モデルのIPCで割った増加率で示す。続いて、これらの予測器を最終値型予測器と比較する。値予測に失敗した場合には、正しい実行を保証するために、間違った予測値を用いて投機的に実行された命令を、正しいオペランドで再実行する必要がある。このための回復機構には、投機に失敗した命令とデータ依存の関係にある命令だけを選択的に再実行する方法を選択した。再実行する時には、予測値と正しい値とを比較するために必要な1サイクルの比較ステージがペナルティとなる。

図2(i)に、8Kエントリの0値予測器を用いた時のプロセッサ性能向上率をまとめる。129.compressを除いて性能向上が確認できる。特に124.m88ksimでは63.8%もの向上が得られている。これらの性能向上は、図1に示されている値の局所性と非常に似た傾向を示している。このように、0値予測器は0しか予測しないにも関わらず、データ投機実行により性能向上が得られる。したがって、0値予測器はILPを抽出するためのコストパフォーマンス比の高い方式の一つだと期待できる。


0値予測器は0しか予測しないので、予測値(常に0)と正しい値を比較するための回路は簡単に出来る。そのため再実行時に被る1サイクルのペナルティを取り除くことも可能である。このような仮定の下で性能向上率を調べた結果が図2(ii)である、平均して4.5%の改善となる。

0/1値予測器を採用した場合の結果は図3にまとめた。結果の絶対値は異なるが、おおまかな傾向は0値予測器の場合に近いことが判る。

表4 予測器のハードウェア規模

predictor type	capacity (entries)	cost (bytes)
zero-value	8K	2K
0/1-value	4K	1.5K
	8K	3K
	512	2K
last-value	1K	4K
	2K	8K

つづいて、0値および0/1値予測器を最終値型予測器と比較する。最終値型予測器はこれまで考案された予測器の中で、最もハードウェアコストの小さい予測器の一つである。表4にまとめられた6つの場合を評価する。この表には各予測器のハードウェア量もまとめられている。タグは使用されていないことを思い出していただきたい。この表より、8Kエントリの0値予測器は512エントリの最終値型予測器とハードウェア量において同じ



(i) 1 サイクル比較遅延

(ii) 比較遅延無し

図3 (%) 性能向上率(0/1 値)

であることがわかる。また4Kエントリの0/1値予測器は512エントリの最終値型予測器よりもハードウエア量において小さいことが判る。

プロセッサの性能向上率は図4のとおりである。各プログラムには6本の棒グラフがあり、左から順に、8Kエントリ0値、4Kエントリ0/1値、8Kエントリ0/1値、512エントリ最終値型、1Kエントリ最終値型、そして2Kエントリ最終値型予測器を用いた際の結果である。最終値型予測器には比較に要する1サイクルの遅延が存在するが、0値および0/1値予測器にはその遅延が無いことに注意されたい。まず第一に、0値予測器は1Kエントリの最終値型予測器よりもプロセッサ性能向上における貢献が大きい。1Kエントリの最終値型予測器は8Kエントリの0値予測器の倍のハードウエア量が必要であることを思い出すと、非常に有意義な結果と言える。さらに、多くのプログラムにおいて0値予測器は2Kエントリの最終値型予測器と匹敵した効果を誇っている。特に124.m88ksimにおいては0値予測器は最終値型予測器を大きく凌駕している。これは0の値の局所性を利用する場合の効果を示す良い例であろう。2Kエントリの最終値型予測器には、0の値の局所性を利用できるに充分な容量が無く値の入れ替えが生じてしまうが、8Kエントリの0値予測器には充分な容量があると考えられる。以上により、0値予測器のコストパフォーマンスの高さが確認できた。

0/1値予測器は0値予測器とは異った振舞いを見せていく。099.go、126.gcc、134.perl、そして147.vortexでは、4Kエントリであっても0/1値予測器は2Kエントリの最終値型予測器と匹敵した効果を表している。この時、ハードウエア量には5倍の違いがある。132.jpegと124.m88ksimでは、両予測器の効果の違いは小さくなっている。これらの観察により、0/1値予測器は0値予測器と同様に、最終値型予測器と比較して、コストパフォーマンスの高い方法だと言える。しかし129.compressと

130.liでは、違いは顕著である。つづいて0/1値予測器と0値予測器とを比較すると、124.m88ksimの場合に興味深い結果が得られている。この時には0/1値予測器と比べて0値予測器の方が3倍の性能向上率を示している。これは、0と1の間の入れ替えが破壊的競合を生じているためだと考えられる。しかしながら全体としては、0/1値予測器がコストパフォーマンスの高い方法であることに変わりは無い。

## 5. まとめ

本稿では値予測器のハードウエア規模を削減するため、1ビットの値の局所性を利用した0値および0/1値予測器を提案し、詳細なシミュレーションにより評価した。その結果、これらの値予測器のコストパフォーマンスの高さが確認できた。

## 謝 辞

本研究の一部は、科学研究費補助金奨励研究(A)課題番号12780273、基盤研究B(2)展開課題番号13558030の援助によるものです。

## 参考文献

- 佐藤寿倫、有田五次郎: 頻繁な値の局所性を考慮したデータ値予測機構のハードウエア量削減、信学技報 CPSY2000-62, 2000.
- D.Burger, T.M.Austin, "The SimpleScalar tool set, version 2.0", ACM SIGARCH Computer Architecture News, vol.25, no.3, 1997.
- M.Burtscher, B.G.Zorn, "Hybridizing and coalescing load value predictor", Technical Report CU-CS-903-00, Department of Computer Science, University of Colorado at Boulder, 2000.
- B.Calder, G.Reinman, D.M.Tullsen, "Selective value prediction", 26th International Symposium on Computer Architecture, 1999.
- S.Del Pino, L.Pinuel, R.A.Moreno, F.Tirado, "Value prediction as a cost-effective solution to




図4 (%) 最終値型との比較

- improve embedded processor performance”, 3rd International Meeting on Vector and Parallel Processing, 2000.
- 6) C.-y. Fu, M.D. Jennings, S.Y. Larin, T.M. Conte, “Software-only value speculation scheduling”, Technical Report, Department of Electrical and Computer Engineering, North Carolina State University, 1998.
  - 7) F.Gabbay, “Speculative execution based on value prediction”, Technical Report #1080, Department of Electrical Engineering, Technion, 1996.
  - 8) M.H.Lipasti, C.B.Wilkerson, J.P.Shen, “Value locality and load value prediction”, International Conference on Architectural Support for Programming Languages and Operation Systems VII, 1996.
  - 9) E.Moranco, J.M.Llaceria, A.Olive, “Split last-address predictor”, International Conference on Parallel Architectures and Compilation Techniques, 1998.
  - 10) B. Rychlik, J.W. Faistl, B.P. Krug, A.Y. Kurland, J.J. Sung, M.N.Velev, J.P.Shen, “Efficient and accurate value prediction using dynamic classification”, Technical Report CMuART-98-01, Department of Electrical Computer Engineering, Carnegie Mellon University, 1998.
  - 11) T.Sato, I.Arita, “Table size reduction for data value predictors by exploiting narrow width values”, 14th International Conference on Supercomputing, 2000.
  - 12) T.Sato, I.Arita, “Partial resolution in data value predictors”, 29th International Conference on Parallel Processing, 2000.
  - 13) Y.Sazeides, J.E.Smith, “Implementations of context based value predictors”, Technical Report TR-ECE-97-8, Department of Electrical Computer Engineering, University of Wisconsin-Madison, 1997.
  - 14) D.M.Tullsen, J.S.Seng, “Strageless value prediction using prior register values”, 26th International Symposium on Computer Architecture, 1999.
  - 15) K.Wang, M.Franklin, “Highly accurate data value prediction using hybrid predictors”, 30th International Symposium on Microarchitecture, 1997.
  - 16) Y.Zhang, J.Yang, R.Gupta, “Frequent value locality and value-centric data cache design”, International Conference on Architectural Support for Programming Languages and Operation Systems IX, 2000.