WEKO3
アイテム
最近の値の局所性に着目した共有化による物理レジスタ削減
https://ipsj.ixsq.nii.ac.jp/records/23483
https://ipsj.ixsq.nii.ac.jp/records/23483dd78e2e5-ac71-454a-8a10-f22da6258db4
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC02149013.pdf (199.3 kB)
|
Copyright (c) 2002 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2002-08-22 | |||||||
| タイトル | ||||||||
| タイトル | 最近の値の局所性に着目した共有化による物理レジスタ削減 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Reducing Physical Registers with Sharing Techniques by Exploiting Recent - Value Locality | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 名古屋大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Nagoya University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Nagoya University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Nagoya University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Nagoya University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Nagoya University | ||||||||
| 著者名 |
大熊, 穣
× 大熊, 穣
|
|||||||
| 著者名(英) |
Minoru, Okuma
× Minoru, Okuma
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | SMTプロセッサでは複数のスレッドを同時に実行するため大きなレジスタ・ファイルが必要であり，そのアクセスがクロック速度を決定するクリティカル・パスである．本論文では，頻繁に生成される値について物理レジスタを共有化することにより，必要な物理レジスタ数を削減する手法を提案する．本手法は，これまでの物理レジスタの共有化手法とは異なり単純なハードウェアで実現することができる．評価の結果，物理レジスタを共有しない従来手法では物理レジスタ数を削減すると急速に性能が低下するのに対し，本手法ではこの性能低下を大きく抑制できることがわかった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Since SMT processors require a large register file to execute multiple threads simultaneously, the register file access is a critical path which determines the clock cycle time. This paper proposes a scheme that reduces the required number of physical registers by sharing physical registers for frequently-generated values. Our scheme can be implemented by simple hardware unlike previous sharing schemes. The evaluation results show that the performance of the processor without sharing techniques goes down rapidly with reducing the number of physical registers, but our scheme suppresses this performance degradation significantly. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2002, 号 81(2002-ARC-149), p. 73-78, 発行日 2002-08-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
