マルチメディアネットワーキング向きデータ駆動プロセッサの命令セットアーキテクチャ

• Item type: SIG Technical Reports(1)
• 公開日: 2003-03-10
• タイトル: マルチメディアネットワーキング向きデータ駆動プロセッサの命令セットアーキテクチャ
• タイトル / 言語: en
• タイトル: An Instruction Set Architecture of a Data - Driven processor for Multimedia Networking Applications
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 筑波大学大学院博士課程システム情報工学研究科
• 著者所属: 筑波大学大学院博士課程システム情報工学研究科
• 著者所属: 筑波大学大学院博士課程工学研究科
• 著者所属: 筑波大学電子・情報工学系
• 著者所属: 筑波大学電子・情報工学系
• 著者所属(英): en
• 著者所属(英): Doctoral Program in Systems and Information Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Doctoral Program in Systems and Information Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Doctoral Program in Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Institute of Information Sciences and Electronics, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Institute of Information Sciences and Electronics, University of Tsukuba
• 著者名: 安村, 康平; 伊藤伸也; 榑林亮介; 冨安, 洋史; 西川, 博昭
• 著者名(英): Kohei, Yasumura; Shinya, Ito; Ryosuke, Kurebayashi; Hiroshi, Tomiyasu; Hiroaki, Nishikawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 筆者らはデータ駆動プロセッサのオーバヘッドの無い多重処理を活かしつつ，逐次処理を高効率化したメディア・プロトコル処理向きのプロセッサを設計・試作中である．逐次処理の高効率化を実現するために，本プロセッサではデータ駆動・制御駆動プログラムを同時実行が可能である．本論文ではこのプロセッサの命令セットアーキテクチャについて論じ，データ駆動・制御駆動プログラムの双方を固定長32ビットに格納可能な命令形式を提案している．また，提案命令セットにより，プログラムサイズ，ダイナミックステップ数が削減できる．さらに実行ユニットについて回路規模を評価し，SIMD演算を追加しても，回路規模の増加は約12%であることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A data-driven processor has benefits for real-time processing such as instruction-level multiprocessing without context switching overheads. However, the potential inefficiency in sequential processing of a data-driven processor has given rise to a bottleneck to overall performance. To attack this problem with maintaining the advantage of a pure data-driven processor, we are developing a processor which can execute both of data-driven and control-driven program with the same pipeline. This paper describes an instruction set architecture of this processor for multimedia networking applications. This paper presents this instruction set reduces program size and the number of dynamic steps. In addition, this paper examines the area of execution unit and shows that the effect on our SIMD implementation is about 12% increase in size.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2003, 号 27(2002-ARC-152), p. 157-162, 発行日 2003-03-10
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会