WEKO3
アイテム
BTBを利用したVLIWプロセッサ向けデュアルパス投機実行手法
https://ipsj.ixsq.nii.ac.jp/records/23394
https://ipsj.ixsq.nii.ac.jp/records/2339414d80455-f901-42ac-a824-bb732ca919b0
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-08-05 | |||||||
タイトル | ||||||||
タイトル | BTBを利用したVLIWプロセッサ向けデュアルパス投機実行手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Speculative Dual - path Execution Using a Branch Target Buffer for VLIW Processors | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
琉球大学工学部情報工学科 | ||||||||
著者所属 | ||||||||
琉球大学工学部情報工学科 | ||||||||
著者所属 | ||||||||
琉球大学工学部情報工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Engineering, Faculty of Engineering, University of the Ryukyu | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Engineering, Faculty of Engineering, University of the Ryukyu | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Engineering, Faculty of Engineering, University of the Ryukyu | ||||||||
著者名 |
島尻, 寛之
× 島尻, 寛之
|
|||||||
著者名(英) |
Hiroyuki, Shimajiri
× Hiroyuki, Shimajiri
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | VLIWプロセッサは,非数値計算プログラムでは高い性能を実現できないという問題がある.この問題を解決するために,以前我々は,VLIWプロセッサ向けの複数パス投機実行手法として命令合成機構を用いたデュアルパス投機実行方法(合成型DP手法)を提案した.本稿では,合成型DP手法の問題点を解決するために,パイプラインを2重化することによって命令合成機構を省略することができる2パス型DP手法を提案する.さらに,命令フェッチの効率化を図るためにBTBを利用したBTB型DP手法も提案する.SPEC95ベンチマークに対して1DP手法の評価を行った結果,提案する2つの手法を併用した場合,合成型DP手法に比べて1PCを最大で約15%向上できることが分かった. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We have proposed a method of speculative dual-path execution for VLIW processors In this paper, we proposed a new method speculation dual path execution that uses BTB. The software simulation results on the SPECint 95 benchmarks show that our new method improves a performance by 15% in a VLIW processor. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2003, 号 84(2003-ARC-154), p. 121-126, 発行日 2003-08-05 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |