OSCARチップマルチプロセッサ上でのMPEG2エンコーディングの並列処理

• Item type: SIG Technical Reports(1)
• 公開日: 2003-08-05
• タイトル: OSCARチップマルチプロセッサ上でのMPEG2エンコーディングの並列処理
• タイトル / 言語: en
• タイトル: Parallel Processing on MPEG2 Encoding for OSCAR Chip Multiprocessor
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属: 早稲田大学理工学総合研究センター
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science, Waseda University
• 著者所属(英): en
• 著者所属(英): Advanced Research Institute for Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science, Waseda University
• 著者名: 小高, 剛; 中野, 啓史; 木村, 啓二; 笠原, 博徳
• 著者名(英): Takeshi, Kodaka; Hirohumi, Nakano; Keiji, Kimura; Hironori, Kasahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 最近の携帯電話，PDAなどのモバイル端末では，静止画像，動画像，音声処理など様々なマルチメディアアプリケーションの処理が必要となっている．このためマルチメディアアプリケーションを効率良く処理できる低コスト，低消費電力かつ高性能なプロセッサの開発が望まれている．これらの要求を満たしつつマルチメディアアプリケーションを効率良く処理するプロセッサとして，複数のプロセッサコアを1チップ上に搭載したチップマルチプロセッサアーキテクチャが命令レベル以外の粗粒度タスク並列性，中粒度ループ並列性など複数レベル並列性も自然に引き出すことができ，集積度向上に対しスケーラブルな性能向上が得られるアーキテクチャとして注目されている．しかしながら，チップマルチプロセッサアーキテクチャ上で効率の良い処理を行なうには，アプリケーションの特性を解析しプログラムを適切な粒度のタスクに分割し，それらをバランス良くCPUに配置する並列化技術が不可欠である．本論文では，チップマルチプロセッサ上におけるマルチメディアアプリケーションの一例として，MPEG2エンコーディングの並列性を抽出しその評価を行なう．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, multimedia applications with visual and sound processing are popular on mobile phones and PDAs. To satisfy the needs for efficient multimedia processing, development of low cost, low power consumption and high performance processors for multimedia applications has been expected. Chip multiprocessor architectures which allows us to attain scalability using coarse grain level parallelism and loop level parallelism in addition to instruction level parallelism are attracting much attention. However, to realize efficient processing on chip multiprocessor architectures, parallel processing techniques such as decomposing a program into adequate tasks considering characteristics of a program and assigning these tasks onto processors are essential. This paper describes a parallel processing scheme for MPEG2 encoding for a chip multiprocessor and its performance.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2003, 号 84(2003-ARC-154), p. 55-60, 発行日 2003-08-05
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会