非数値演算を効率良く実行する 統合型トレースキャッシュの評価

 平川
 泰[†]
 上口
 光^{††}
 弘中哲
 夫[†]

 マタウシュ ハンスユルゲン^{††}
 小出哲
 士^{††}

現在,高い命令フェッチバンド幅を実現するキャッシュの構成方式として実行終了した命令列を格納 し,再利用するトレースキャッシュが提案されている.しかし,この方式では命令データを格納するため に実行履歴を格納するトレースキャッシュと、メモリからのデータを格納する命令キャッシュの2つの異 なるキャッシュが命令フェッチのために必要となる.この2つのキャッシュ容量はプログラムの実行過程 や,ワークロードによって必要とされる容量が変化する.この変化に追従するために,本稿では従来2つ 必要であったキャッシュを1つに統合することにより,動的にキャッシュ容量を変化させ実行過程やワー クロードの変化に追従可能な統合型トレースキャッシュを提案している.提案する統合型トレースキャッ シュをSPEC95 ペンチマークに含まれているプログラムを用いて評価を行い,特にgccなどの非数値演 算プログラムにおいて平均命令フェッチ数は最大15%,平均8.8%の性能向上を実現した.

Evolution of Non-Numerical Computation performance by Integration of Instruction and Trace Cache

TAI HIRAKAWA,[†] KOH JOHGUCHI,^{††} TETSUO HIRONAKA,[†] HANS JÜRGEN MATTAUSCH^{††} and TETSUSHI KOIDE^{††}

Recently, the trace cache mechanism is proposed as a method which realizes high instruction fetch band width. However, normal implementation use two separate cache memories with fixed storage capacity. But, the optimum size of the two caches changes during program execution. To overcome this problem, we proposed an integrated instruction/trace cache system. Simulations using the SPEC95 benchmarks, we show that the proposed integrated instruction/trace cache improves the performance, especially for non-numerical computations.

1. はじめに

スーパスカラプロセッサに代表される複数命令同時実 行を行うプロセッサでは,複数命令を同時に実行するた め高い命令フェッチバンド幅を提供できるキャッシュが 必要となる。例えば16命令同時実行を考えた場合,分 岐命令は4~5命令に1つといわれているため,16命 令の中に3~4の分岐命令が存在することとなる。命令 フェッチバンド幅を増加させる方式の1つとしてキャッ シュのラインサイズを大きくする方式があるが,この 方式では分岐命令による命令列の分断により十分な命 令供給を行うことができない.このため,現在トレース キャッシュによる命令フェッチ機構が提案されている。 トレースキャッシュは一度実行した命令列を格納し,再 利用することで命令列の分断に対応する。しかしなが ら,トレースキャッシュを実装するためにはメモリから

† 広島市立大学

Hiroshima City University

†† 広島大学

の命令データを格納する既存の命令キャッシュと実行終 了した命令列を格納するトレースキャッシュの2つの キャッシュが必要となる.

トレースキャッシュを利用した命令フェッチ機構では 命令フェッチ時に2つのキャッシュのヒット状況を確 認し, トレースキャッシュがヒットしていればトレース キャッシュから,トレースキャッシュがミスしていれば 命令キャッシュから命令フェッチを行う.このため,コ アループ部分ではトレースキャッシュに多くの容量が必 要となり,新たな命令列を実行する際には命令キャッ シュに多くの容量が必要とされる.実際に実行するプロ グラムは,一定のパスを繰り返し実行し,プログラムの 実行範囲が小さい様な数値演算系のプログラムと,パス が一定ではなく、プログラムの実行範囲が大きい数値 演算系のプログラムが存在する.故に,トレースキャッ シュは数値演算の様なプログラムでは性能を十分に生か すことができ,多くの命令キャッシュ容量を必要としな い.しかし,非数値演算の様にワークロードが大きく, パスが一定ではない様なプログラムでは命令キャッシュ のサポートが必要不可欠となる.このような場合,従来

Hiroshima University

の2つのキャッシュを分離している方式では、トレース キャッシュと命令キャッシュの容量は静的に決まってい るため、容量を動的に変化させることが出来ない.

この問題点の解決のために,本稿ではトレースキャッ シュと命令キャッシュを統合した統合型トレースキャッ シュを提案する.2つのキャッシュを統合させることで 時系列に応じて動的にトレースキャッシュ,命令キャッ シュとして必要な容量の変化に対応する.

本稿の構成を以下に示す.第2章で従来型トレース キャッシュについて述べ,第3章で統合型トレースキャッ シュの提案を行い,第4章で統合型トレースキャッシュ を構成するために必要となるバンク構成の利用,第5章 で統合型トレースキャッシュでのヒット判定方法,第 6章でシミュレーションによる評価を行い,第7章でま とめる.

2. 関連研究

従来型トレースキャッシュの構成方法としてこれまで 以下の2つの代表的な方法が研究されてきた.

- 実行履歴を1つのラインに結合し格納するトレー スキャッシュ¹⁾
- (2) バンク構成を利用することで、実行履歴を分割し
 格納するバンク構成型トレースキャッシュ (Block Based Trace Cache³⁾)

本稿では以下,(1)を1ライン型トレースキャッ シュ,(2)をバンク構成型トレースキャッシュと呼 ぶ.従来のトレースキャッシュは命令キャッシュとト レースキャッシュという2つの命令フェッチのための キャッシュが必要となる.このために,

- (1) メモリからのデータを直接格納する命令キャッシュと、実行順序に整列されたデータを格納するトレースキャッシュでは命令データは両キャッシュ共に格納されるため、2つのキャッシュ間で 重複する命令が存在する.
- (2) 2 つのキャッシュは静的に容量が決まっているため,両キャッシュ間で動的に容量を変化させることが出来ない.
- (3) トレースキャッシュでは実行履歴の順序に従い命 令を物理的に連続して結合している.このため, 実行履歴と一致する命令列しかフェッチ出来ない
 の3つの問題点が存在する.

問題点3については,バンク構成型トレースキャッシュでは,基本ブロック単位で命令を格納し,フェッチの際にはバンクに振り分けられた複数の基本ブロックを分岐予測結果に従って結合させることでパスを分岐予測に従い発行可能としている.

3. 統合型トレースキャッシュの提案

本稿で提案する統合型トレースキャッシュでは従来分 離されていた命令キャッシュとトレースキャッシュの2 つのキャッシュを単一のキャッシュとして管理する.こ のため,トレースキャッシュ,命令キャッシュとしての 容量を動的に振り分けることが可能となる.また統合し たトレースキャッシュでは分岐予測に従って命令フェッ チを行うために,バンク構成型トレースキャッシュを適 用し複数のラインを読み出して結合することでトレース を生成する.

本稿では統合型トレースキャッシュは16命令フェッ チとした.バンクのラインサイズ,読み出しバンク数は 可変であるが,本研究では各バンクのラインサイズは4 命令とし,4バンク読み出しを行うことにより16命令 フェッチを可能とする.このため,この条件では統合型 トレースキャッシュの読み出しポート数は4とする.以 降すべてこの条件を用いる.

3.1 統合型トレースキャッシュの全体構成

統合型トレースキャッシュでは,最初にフェッチアドレスの確認を行う.命令の実行履歴が存在するならばトレースキャッシュとしての動作が必要となるため,対応する命令列のアドレスを複数発行する.そして,これらのアドレスに対してヒット判定を行い,対応する命令列を結合し,トレースとしての命令列の供給を行う.この統合型トレースキャッシュの構成図を図1に示し,各ユニットの動作を以下に示す.

3.2 統合型トレースキャッシュ (Integrated Instruction/Trace Cache)

従来型のトレースキャッシュでは生成されたトレース データのみがキャッシュ内に格納されるが,統合型ト レースキャッシュでは入力されるデータは以下の2つが 存在する.

- (1) L2 キャッシュからの命令キャッシュ用のデータ.
- (2) Fill Unit からのトレースキャッシュ用のデー
 タ.

また,複数のラインをフェッチし,それらを結合しト レースを生成するため,マルチポートのキャッシュが必 要となる.このため,本稿ではバンク構成を利用しマル チポートのキャッシュを実現する.このため,以下の機 能が必要となる.

(1) バンク構成の利用(4章に示す)

- (2) データの配置方法と命令キャッシュとトレース キャッシュでのヒット判定方法の統一(5章に示 す)
- (3) ポート毎のアドレスのヒット判定を行うため、読み出しポート数に合わせたタグディレクトリの多重化(4ポート読み出しならば4つ多重化)

3.3 Fetched Line Address Cache

Fetched Line Address Cache (FLAC) は, トレー スを生成するアドレスの集合を格納するキャッシュで ある.統合型トレースキャッシュではバンク構成を利 用し,複数のバンクから命令を読み出してトレースを



図1 統合型トレースキャッシュの全体構成

生成する.このため,トレースを生成するアドレスの 集合を保持する必要が生じる.FLACではFill Unit で結合された命令列のアドレスの集合を格納し,命令 フェッチ時にはその対応するアドレスの集合を統合型ト レースキャッシュに供給する.また,FLACはBranch Target Buffer (BTB)としての働きを兼ねるため,統 合型トレースキャッシュではBTBを必要としない.

3.4 Fill Unit

Fill Unit は従来型トレースキャッシュと同様に実行 終了した命令列を結合しトレースを生成する.従来型 との相違点は,基本ブロック単位で管理を行い,命令の データとアドレスを別々に管理を行う.

3.5 Branch Predictor

従来型のトレースキャッシュと同様に,複数の分岐命 令による命令列の分断に対応するため,分岐予測機構 は1サイクルで複数の分岐予測を行うことが必要とな る.⁴⁾

3.6 統合型トレースキャッシュの動作概要

統合型トレースキャッシュの動作は以下の流れで行われる.

(1) フェッチアドレスで FLAC ヘアクセス.

(2) FLAC から対応するアドレスの集合を読み出し
 セレクタへ送る.

(3) セレクタで分岐予測に応じてアクセスするアドレ スを選択.

(4) 統合型トレースキャッシュで対応するアドレスに対してヒット判定.

(5) ヒットなら,統合型トレースキャッシュ内の対応する命令列を読み出し,供給する.ミスならばL2 キャッシュへ必要なデータのアクセスをする.

これらの動作は,命令キャッシュとして動作する場合,トレースキャッシュとして動作する場合の2つの状況に分けることが出来る.以下,これらの2つの状況について示す.

命令キャッシュとしての動作
 命令列の実行履歴が存在しない場合,命令キャッシュとしての動作が必要とされる.まず先頭のフェッチアドレスがFLACヘアクセスする.実行
 履歴が存在しない場合,FLACはミスとなる.こ

の場合,トレースキャッシュとしてのデータは存在 しないため,命令キャッシュとしてのアクセスとし て単純に先頭のアドレスから連続する命令のフェッ チを行う.統合型トレースキャッシュでは4個のバ ンクを読み出し16命令フェッチを行うため,命令 キャッシュとしてフェッチを行う場合,先頭のアド レスから4つの連続するバンクにアクセスし,命令 フェッチを行う.

- トレースキャッシュとしての動作
 トレースキャッシュとして動作する場合,まず先
 頭のフェッチアドレスが FLAC ヘアクセスする.
 FLAC がヒットすると,実行履歴が存在するため
 トレースキャッシュとしての命令フェッチを行う.
- 4. キャッシュメモリのバンク構造の利用

キャッシュを完全なマルチポートメモリとして構成す る他,マルチポートメモリの構成方法の1つとしてパン ク構成メモリを利用する方式が考えられる.現在,パン ク構造を効率よく利用する方式としてHMA方式⁷⁾が提 案されている.パンク構成メモリでは,1ポートのメモ リセルを用いた1ポートメモリバンクを基本構造とし, 1つのメモリセルに対する配線領域を減少させる.

統合型トレースキャッシュではキャッシュメモリにバ ンク構成を利用することで,以下の2つの利点が挙げら れる.

(1) 重複する命令数の削減がより効率的に行える.

- 基本ブロックサイズは平均4~5命令と言われて いるので1ラインを16命令とした場合,3~4 程度の基本ブロックが格納されている.このた め,必要な基本ブロックが1つあった場合,16 命令のラインでは付近の基本ブロックも保持しな くてはならない.しかし,統合型トレースキャッ シュではよりラインを細かく分割し管理するた め,必要となる基本ブロックをより細かな範囲で 管理することが可能となる.
- (2) 実行履歴と一致しない場合の命令フェッチの実現.

統合型トレースキャッシュでは細かく分割した複数のラインを同時に読み出し,それらの命令列を 1つのトレースとして結合を行う.バンク構成を 利用しマルチポートのキャッシュを実現すること で各バンクに振り分けられた命令列を同時に読み 出すことを可能とし,分岐予測に従ってフェッチ することが可能となる.

しかし,各バンクは1ポートとなっているため,同時 に同一のバンクへアクセスが生じた場合,アクセス衝突 が生じ,1つのデータしか取り出すことが出来ない.

5. ヒット判定方法

統合型トレースキャッシュでは,命令キャッシュとし



てのデータと,トレースキャッシュとしてのデータを識 別するヒット判定方法の統一が必要となる.また,アク セス時にどちらのキャッシュから受け取ったデータな のかを識別することが必要となる.本稿ではデータ識 別ビット,及びアクセス用に2つの tag として, tag1 と tag2 を付加する (図 2). まず, 命令キャッシュでは 連続した命令が格納されているため, ライン内のデー タに自由にアクセスすることが可能である.それに対 し,トレースキャッシュでは動的命令流の順序で命令列 が並んでいるため,先頭のアドレスからのアクセスの み可能である.この方式では、命令キャッシュによるア クセスでは tag1 しか必要とせず,トレースキャッシュ 用のデータではアドレスの下位ビットを比較するため に tag1 に加えて tag2 を用いてトレースデータの開始位 置の比較,判定を行う.トレースキャッシュ識別ビット は格納されているデータがトレースキャッシュのデータ であれば1,命令キャッシュからのデータであれば0と し, tag の比較が終った後に使用される.このようなア クセス方法を採用することにより,トレースキャッシュ のデータエントリと命令キャッシュのデータエントリを 同一キャッシュ内に共存でき,キャッシュメモリの有効 利用を実現する.次に,それぞれのデータについてヒッ ト判定方法の詳細を示す.

5.1 命令キャッシュとしてのヒット判定

命令はメモリからの順序通りに並んでいるため従来の 命令キャッシュのヒット判定方法と同様にアドレスの上 位ビットのアドレスと tag1を比較し,一致するか判定 する.また,トレースキャッシュ識別ビットを確認し, 命令キャッシュからのデータであれば(トレースキャッ シュ識別ビットが0であれば)ヒットと判断する.

5.2 トレースキャッシュとしてのヒット判定

トレースキャッシュとしてのデータの場合,キャッ シュのライン内には分岐先ターゲットを先頭とした命 令列が格納されている.このため,トレースキャッシュ のヒット判定ではアドレスの下位ビットの比較も必要 となる.トレースの先頭のアドレスが一致するかを判 定するためアドレスの下位ビットと2つ目の tag2 も比 較を行う.上位ビットは命令キャッシュと同様に tag1 と比較する.両方の tag が一致し,トレースキャッシュ 識別ビットがトレースキャッシュのデータであれば(ト レースキャッシュ識別ビットが1)トレースキャッシュ のデータをヒットと判断する.

5.3 フェッチアドレスの発行

Fill Unit で生成されたアドレスは,毎サイクル4つの パンクをフェッチするために統合型トレースキャッシュ 内へ保存される必要がある.このために統合型トレース キャッシュでは FLAC を実装することを提案する.

統合型トレースキャッシュではまずフェッチの先頭ア ドレスは FLAC にアクセスされる. FLAC でヒットし た場合, FLAC から対応するアドレスを4つ統合型ト レースキャッシュに発行する. FLAC から発行される アドレスはフェッチされる可能性のあるアドレスの集合 なので,分岐予測に従い,フェッチされるアドレスを選 択する.

6. 統合型トレースキャッシュの性能評価

提案した統合型トレースキャッシュの評価を行うため に C 言語によるトレース駆動シミュレータを作成し,性 能評価を行った.トレースキャッシュは以下の3つの構 成方式の評価を行った.

- (1) 1ライン型トレースキャッシュ
- (2) バンク構成型トレースキャッシュ
- (3) 統合型トレースキャッシュ

の3つの構成方式の評価を行った.ベンチマークプロ グラムとして SPEC CPU 95 整数ベンチマークを使用 し,トレースデータの作成には Simplescalar 2.0 を使 用している.なお, SPEC CPU 95 整数ベンチマーク のバイナリは Simplescalar の WEB ページからダウン ロードした.

6.1 評価環境

統合型トレースキャッシュの命令フェッチ効率を比 較する.表1にシミュレータの仕様を示す.従来型の トレースキャッシュはトレースキャッシュ,命令キャッ シュ共に4ウェイセットアソシアティブとし,統合型ト レースキャッシュは同一のインデックスに命令とトレー スのデータが格納されるためウェイ数は8とした.L2 キャッシュレイテンシは文献³⁾と同様に8サイクルと した.なお,評価では統合型トレースキャッシュの命令 フェッチ効率のみに着目するためL2キャッシュの命令 フェッチ効率のみに着目するためL2キャッシュの命令格 純方式によって左右されるため,今回の評価ではバンク 衝突は起こらないこととした.

紙面の都合上割合したが、パンク衝突の回避手法についても提案 しており、提案方式を用いた場合パンク衝突が起こらない場合に 比べて平均6%の性能低下に抑えることに成功している.なお、 文献³⁾のパンクキャッシュはパンク競合を考慮していない



図 3 統合型トレースキャッシュと従来型トレースキャッシュの比較 (gcc)

6.2 統合型トレースキャッシュと従来型トレース キャッシュの比較

統合型トレースキャッシュと従来型トレースキャッ シュの比較を行うために,キャッシュ容量を8K~128K まで変化させ性能の比較を行った.プログラムはSPEC ベンチマークのすべてを実行したが,gccのみに注目 し,図3に評価結果を示す.

また,従来型トレースキャッシュでは命令キャッシュ の容量が重要となる.事前評価を行った結果,従来型の トレースキャッシュで最も性能がよい命令キャッシュ容 量は1ライン型トレースキャッシュでは総キャッシュ容 量の半分,パンク構成型トレースキャッシュでは命令 キャッシュは4KBとなった.このため,今回の評価で は従来型トレースキャッシュの命令キャッシュの容量は 以上のように定めた.

これらの結果から,非数値演算プログラムの場合, ワークロードは大きくなるため命令キャッシュの容量が 多く必要となる.また,分岐が一定方向に安定していな いため,1ライン型のトレースキャッシュでは分岐予測 に対応できない.従って,パンク構成型トレースキャッ シュよりも性能が劣っている.

gcc では,統合型トレースキャッシュはバンク構成型 トレースキャッシュよりキャッシュ容量 32KB の時最大 7%,平均4%性能が向上している.

この評価のため,gcc について各命令アドレスに存 在する命令の実行頻度を解析した.この結果を図4に示 す.横軸にアドレス,縦軸に各アドレスの実行回数を示 す.この結果より,gcc では幅広いアドレス領域の実行 が必要となる.このため,命令キャッシュとしての性能 が多く必要とされ,統合型トレースキャッシュの方が高



い性能を示した.

また,gccにより多くの非数値演算的な振舞いをさせるため,ベンチマークプログラムgccの入力に最適化オプション-O2を使用し評価を行った.このプログラムの振舞いを図5に示す.

この結果,最適化オプションをつけない場合に比べて プログラムの使用される領域は上昇した.また,この時 の統合型トレースキャッシュの評価結果を図6に示す.

この時,統合型トレースキャッシュはキャッシュ容量 16KBの時最大15%,平均8.8%性能が向上した. 6.2.1 考察

統合型トレースキャッシュでは,特にワークロードが 大きな場合性能が向上した.この時の統合型トレース



図7 統合型トレースキャッシュ内のデータ比率

キャッシュ内の命令キャッシュとしてのデータとトレー スキャッシュとしてのデータの比率を図 7に示す.

この結果,特に初期状態において,命令キャッシュの 容量が統合型トレースキャッシュ内に多く存在してい る.初期状態では,トレースデータは作成されていない ため,命令キャッシュとしてのデータが多く必要とな る.このため,初期状態では統合型トレースキャッシュ の方がより高速に動作していると考えられる.

また,キャッシュとして安定状態に入った後も,置換 の対象となるデータは命令キャッシュのデータとなって いる.統合型トレースキャッシュの命令配置方式ではト レースデータと命令キャッシュとしてのデータが同一の インデックスに割り振られるため,重複しているデータ は自動的に置換対象となっている.このため,キャッ シュの有効利用率が高く,性能が向上していると考えら れる.

7. ま と め

本論文ではトレースキャッシュと命令キャッシュの統 合型トレースキャッシュの構成方式について述べ,従来 型トレースキャッシュとの比較を行った.ワークロード の小さなプログラムの場合では,バンク構成型トレー スキャッシュと大きな差は生じなかったが,特にgccを -O2 オプションを用いて実行した場合,平均8.8%,最 大15% 性能が向上した.

また,従来型トレースキャッシュはトレースキャッ シュ内に十分に命令を格納することが出来れば高い性 能を示すことが出来る.統合型トレースキャッシュは キャッシュ容量が十分な場合はバンク構成型トレース キャッシュと同等の性能であるが,キャッシュ容量が小 さな場合では性能が向上している.このため,統合型 トレースキャッシュは実際のプロセッサで時分割処理な どを行い使用できるキャッシュ容量が減少したような場 合,従来型トレースキャッシュよりも特に有利だと考え られる.

また,今後の課題として,統合型トレースキャッシュ の面積評価,また命令をフェッチする際に分岐予測の精 度が重要な問題になる.本論文では命令フェッチ効率を 評価するために分岐予測精度は100%として評価を行ったが、今後はプロセッサの性能向上率を明確にするため 分岐予測精度も含めた正確な評価を行っていく予定である。

謝辞 本研究の機会を頂き,御指導頂いた北村俊明教 授に深甚なる謝意を表します.また本研究にご協力頂い た半導体理工学研究センター(STARC)に感謝の意を 表します.本研究の一部は文部科学省科学研究費(若手 研究(B)15700068)の助成を得た.

参考文献

- Eric Rotenberg, Steve Bennett, and Sanjay Jeram Patel: Trace Cache : A Low Latency Approach to High Bandwidth Instruction Fetching 29th Annual Thternational Symposium on Microarchitecture(December, 1996)
- 2) Friendly, Daniel H., Patel, Sanjay J., and Patt, Yale N: Alternative Fetch and Issue Policies for the Trace Cache Fetch Mechanism Proceedings of the 30th AC M/IEEE International Symposium on Microarchitecture(November, 1997)
- B. Black, B. Rychlik and J. Shen: The Blockbased Trace cache, In Proceedings of the 26th Annual International Symposium on Computer Architecture (May 1999)
- 4) Ryan Rankvic,Bryan Black and John Paul Shen: Completion Time Multiple Branch Prediction for Enhancing Trace Cache Performance, International Symposium on Computer Architecture(June 2000)
- 5) 斉藤史子,山名早人:投棄的実行に関する最 新技術動向,情報処理学会研究報告,ARC-145-11,pp.67-72,2001
- 6) Tse-Yu Yeh, Debrah T.Marr, Yale N.Patt: Increasing the Instruction Fetch Rate via Multiple Branch Prediction and a Branch Address Cache, International Conference on Supercomputing(July 1993)
- 7) H.J. Mattausch: Hierarchical N-Port MemoryArchitecture based on 1-Port Memory Cells, Proc.23rd European Solid-State Circuits Conf., Southampton, UK, 16-18 September, pp.348-351, 1997
- 8) Kevin Skadron, Pritpal S. Ahuja, Margaret Martonosi, Douglas W. Clark: Branch Perdiction, Instruction window size, and Cache Size: Performance Tradeoffs and Simulation Techniques, IEEE Transaction on Computers(1999)