マルチレート制御モデル並列化アルゴリズムの設計と形式検証

• Item type: SIG Technical Reports(1)
• 公開日: 2024-03-14
• タイトル: マルチレート制御モデル並列化アルゴリズムの設計と形式検証
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 並列分散処理・ロボット
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院情報学研究科
• 著者所属: 産業技術総合研究所
• 著者所属: 名古屋大学大学院情報学研究科
• 著者名: 近藤, 大起; 磯部, 祥尚; 枝廣, 正人
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 制御システムでは大規模・複雑化が進み，逐次で処理をするシングルコアよりも，並列化によって高速処理を可能にするマルチ・メニーコアによる並列制御が注目され，開発されている．しかし，並列制御では再現性のない実行順序逆転やデッドロックが発生するなど，逐次制御にはない特有の問題がある．さらに，サンプリング周期の異なるデータや実行時間の異なる処理の混在を可能にするマルチレート制御では，実行順序の制御はさらに複雑になるため，マルチレート制御の逐次コードを並列化するには細心の注意が必要である．我々は制御システムの逐次的なモデルから，その観測的な振舞いを変えずに並列制御の実行コードを自動生成するモデルベース並列化システム MBP を開発している．本論文では，MBP のシングルレートの制御モデルの並列化アルゴリズムをベースに開発したマルチレート制御モデルの並列化アルゴリズム MR MBP Algo とその開発方法について提案する．生成する並列制御モデルを可読性の高い構造図とステートマシン図によって設計し，その設計を形式記述言語 CSP によって厳密に記述して，その形式記述をモデル検査器 FDR によって網羅的に検証しており，再現性のない不具合の原因となるアルゴリズムの設計ミスを実装前に発見し，設計を修正することが可能である．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2024-EMB-65, 号 12, p. 1-14, 発行日 2024-03-14
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-868X
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会