WEKO3
アイテム
キャッシュ・ミス頻発命令とその特徴解析
https://ipsj.ixsq.nii.ac.jp/records/23277
https://ipsj.ixsq.nii.ac.jp/records/23277f4789b70-393e-4c46-a8da-a85858450a4a
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2004-12-02 | |||||||
タイトル | ||||||||
タイトル | キャッシュ・ミス頻発命令とその特徴解析 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Characteristic Analysis of Delinquent Memory Access Instructions | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
福岡大学大学院工学研究科電子情報工学専攻 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Elec. and Computer Science, Fukuoka University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Informatics, Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Informatics,Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Informatics, Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Informatics, Kyushu University | ||||||||
著者名 |
堂後, 靖博
× 堂後, 靖博
|
|||||||
著者名(英) |
Yasuhiro, Dougo
× Yasuhiro, Dougo
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | メモリ・ウォール問題(プロセッサ?主記憶間の性能差拡大)を解決する有効な手段の1つとして,Delinquent命令の活用がある.例えば,Delinquent命令のアドレス計算用コードを別スレッドとして生成し,これを投機実行する事でプリフェッチ精度を向上できる.しかしながら,プロセッサ?主記憶間の性能差は依然として拡大の一途を辿っており,Delinquent命令に着目したより効果的な高性能化方式の確立が望まれる.そこで本稿では,D命令に関する特徴解析を行う.具体的には,Delinquent命令の発生頻度や入力依存性,生存区間,アクセス・パタン等について調査する.本研究で得られた結果は,Delinquent命令に基づくメモリ性能高性能化技術開発の基礎データとして用いる事ができる. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Recent remarkable advances of VLSI technology have been increasing processor speed and DRAM capacity dramatically. However, the advances also have introduced a large and growing performance gap between the processor and DRAM, this problem is referred to as “Memory Wall”, resulting in poor total system performance in spite of higher processor performance. In order to solve this problem, researchers have been proposed high-performance techniques to alleviate the effect of delinquent memory-access instructions. In this paper, we investigate the detail of behavior of the delinquent memory-access instructions. The results presented in this paper will be useful to develop new approaches against the memory wall problem. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2004, 号 123(2004-ARC-160), p. 101-106, 発行日 2004-12-02 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |