PCクラスタにおける電力実行プロファイル情報を用いたDVS制御による電力性能の最適

• Item type: SIG Technical Reports(1)
• 公開日: 2006-02-27
• タイトル: PCクラスタにおける電力実行プロファイル情報を用いたDVS制御による電力性能の最適
• タイトル / 言語: en
• タイトル: Profile-based Optimization of Power Performance by using Dynamic Voltage Scaling on a PC cluster
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 東京工業大学
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engeneering University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engeneering University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engeneering University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engeneering University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engeneering University of Tsukuba
• 著者名: 堀田, 義彦; 佐藤三久; 木村, 英明; 松岡, 聡; 朴, 泰祐; 高橋, 大介
• 著者名(英): Yoshihiko, Hotta; Mitsuhisa, Sato; Hideaki, Kimura; Satoshi, Matsuoka; Taisuke, Boku; Daisuke, Takahashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文では，高性能PCクラスタにおけるプロファイル情報を用いたDVSスケジューリングによる電力性能最適化手法を提案する．近年，従来低消費電力向けプロセッサに実装されていた，消費電力を削減するためにプロセッサの動作周波数・電圧を動的に変更するDVS(Dynamic Voltage Scaling)が高性能プロセッサにも実装されている．性能低下を最小限にし，消費電力を削減するために通信やメモリアクセスの際に適切な周波数スケジューリングを行う必要がある．電力性能を最適化するために，プログラムをいくつかの領域に分割し，領域ごとに適切な周波数を選択する．DVSによる周波数変更は，オーバーヘッドを発生するため，これを加味した周波数選択アルゴリズムを提案する．システムの詳細な電力消費特性を測定するため，電力測定環境を構築した．このシステムにより，異なるプロセッサを使用する2つのクラスタで提案するアルゴリズムの有効性能の評価を行った．その結果，標準の周波数で動作するときと比べ，最大40%のをEDP(ED積)を5%以下の性能低下でできることがわかった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Currently, several of the high performance processors used in a PC cluster have a DVS (Dynamic Voltage Scaling) architecture that can dynamically scale processor voltage and frequency. Adaptive scheduling of the voltage and frequency enables us to reduce power dissipation without a performance slowdown during communication and memory access. In this paper, we propose a method of profiled-based power-performance optimization by DVFS scheduling in a high-performance PC cluster. We divide the program execution into several regions and select the best gear for power efficiency. We propose an optimization algorithm to select a gear using the execution and power profile by taking the transition overhead into account. We have built and designed a power-profiling system, PowerWatch. With this system we examined the effectiveness of our optimization algorithm on two types of power-scalable clusters (Crusoe and Turion). According to the results of benchmark tests, we achieved almost 40% reduction in terms of EDP (energy-delay product) without performance impact (less than 5%) compared to results using the standard clock frequency.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2006, 号 20(2006-ARC-167), p. 139-144, 発行日 2006-02-27
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会