PCクラスタにおける全体電力プロファイルを用いた電力性能最適化

• Item type: SIG Technical Reports(1)
• 公開日: 2006-07-31
• タイトル: PCクラスタにおける全体電力プロファイルを用いた電力性能最適化
• タイトル / 言語: en
• タイトル: Power Performance Optimization usｉnｇ Toｔaｌ Power Pｒoｆｉｌe on a ＰＣ cluｓｔｅｒ
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information and Sciences Engineering, University of Tsukuba
• 著者名: 堀田, 義彦; 佐藤三久; 木村, 英明; 朴, 泰祐; 高橋, 大介
• 著者名(英): Yoshihiko, HOTTA; Mitsuhisa, SATO; Hideaki, KIMURA; Taisuke, BOKU; Daisuke, TAKAHASHI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，従来低消費電力向けプロセッサに実装されていた，消費電力を削減するためにプロセッサの動作周波数･電圧を動的に変更するDVFS(Dynamic Voltage and Frequency Scaling)が高性能プロセッサにも実装されている．性能低下を抑え，消費電力を削減するためには通信やメモリアクセスの際に適切な周波数スケジューリングを行う必要がある．我々はこれまでに消費電力の測定を行い，プロファイル情報と消費電力プロファイルを使用したＤＶＦＳの最適化の提案を行ってきた．しかし，大規模なクラスタシステムにおいて，電力性能を最適化するＤＶＦＳスケジューリングを行うのに必要な各ノードの消費電力プロファイルを取得することは因難である．そこで本論文では，ＰＣクラスタのシステム全体消費電力プロファイルを用いたＤＶＦＳスケジューリングを行う電力性能最適化手法を提案する．各ノードの詳細な消費電力特性を取得するため，システム全体の消費電力プロファイルとプログラムをいくつかの領域に分割し，実行することで得られる実行プロファイルを元に各ノードの消費電力プロファイルの推測手法を捉案し，評価を行った．得られた各ノードの消費電力プロファイルを使用し，ＤＶＦＳのオーバーヘッドを考慮した周波数選択アルゴリズムを適用することで，標準の周波数で動作するときと比べ，エネルギーを最大９％，電力遅延積であるＥＤＰを最大約８％削減できることがわかった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Currently, several high performance processors used in a PC cluster have a DVS (Dynamic Voltage Scaling) architecture that can dynamically scale processor voltage and frequency. Adaptive scheduling of the voltage and frequency enables us to reduce power dissipation without a performance slowdown during communication and memory access. Ｉｔ ｉs difficult ｔo measure the power consumption characteristics of all nodes for selecting adaoptive DVFS scheduling on a conventional large scale HPC cluster system. In this paper, we propose a method of power-performance optimization by using total power consumption characteristics of the system. We estimate power consumption characteristics of each node from total power consumption and profile-information of each node. By the estimated power consumption characteristics of each node and execution profile, we obtain DVFS scheduling using optimization algorithm to select a gear with taking into account for DVFS transition overhead. We examined the effectiveness of our method on Power-Scalable cluster. As the results of benchmark tests, we achieved almost 9％ reduction of energy compared to that using the standard clock frequency．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2006, 号 88(2006-ARC-169), p. 1-6, 発行日 2006-07-31
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会