WEKO3
アイテム
耐ソフトウェアタンパ・プロセッサ
https://ipsj.ixsq.nii.ac.jp/records/23017
https://ipsj.ixsq.nii.ac.jp/records/230174d6fe3a2-f389-4f21-b0d1-b32a5ed61e46
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC07172041.pdf (649.0 kB)
|
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-03-02 | |||||||
| タイトル | ||||||||
| タイトル | 耐ソフトウェアタンパ・プロセッサ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Software-Tamper-Resistant Processor | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属 | ||||||||
| 科学技術振興機構 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Scienceand Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Japan Science and Technology Agency | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, The University of Tokyo | ||||||||
| 著者名 |
清水, 一人
× 清水, 一人
|
|||||||
| 著者名(英) |
Kazuto, Shimizu
× Kazuto, Shimizu
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | プログラムを解析や改ざんから守るセキュア・プロセッサが研究されている．セキュア・プロセッサは，プログラムを暗号化して配布し，プロセッサ内部で復号化を行い，実行するもので，ソフトウェアによるタンパだけでなく，ハードウェアによるタンパも防ぐことができる．しかし，メモリアクセスに暗号処理が必要となるため，プログラムの実行速度は低下する．そこで，現在行われているタンパの多くはソフトウェアによるタンパであり，これを防ぐだけで大半のタンパに対応できるという考えから，本論文では，ソフトウェアによるタンパを防ぐモードを持った耐ソフトウェアタンパ・プロセッサを提案する．耐ソフトウェアタンパ・プロセッサはメモリアクセスに暗号処理を必要としないため，高速な実行ができる．さらに，シミュレータを用いて，セキュア・プロセッサよりも速度低下を軽減した実行が可能であることを確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Secure Processor is researched as a technique for protecting the program from Tampering. It is considering Hardware Tampering, so the memory access speed decreases because the memory is encrypted. Many of Tampering is Software Tampering, and the greater part of Tampering can be prevented by resistance to Software Tampering. Then, we propose Software-Tamper-Resistant Processsor, it had the mode that prevents Software Tampering. This doesn’t need the code encryption / decryption for the memory access, and a high-speed access is possible. In addition, it was confirmed with a simulator to be able to execute Software-Tamper-Resistant Processor more high-speed than Secure Processor. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2007, 号 17(2007-ARC-172), p. 239-244, 発行日 2007-03-02 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
