時間軸分割並列マイクロプロセッサシミュレータの高速化と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2007-03-02
• タイトル: 時間軸分割並列マイクロプロセッサシミュレータの高速化と評価
• タイトル / 言語: en
• タイトル: ASpeed-upTechniqueforTime-DivisionParallelMicroprocessorSimulator
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 時間軸分割並列マイクロプロセッサシミュレータの高速化と評価
• 著者所属(英): en
• 著者所属(英): A Speed-up Technique for Time-Division Parallel Microprocessor Simulator
• 著者名: 矢野, 聖宗; 高崎, 透; 中田, 尚; 中島, 浩
• 著者名(英): Masahiro, Yano; Toru, Takasaki; Takashi, Nakada; Hiroshi, Nakashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 集積回路技術の進歩に伴い，マイクロプロセッサの構造は高度化・複雑化している．高度なマイクロプロセッサの性能検証にはクロックレベルでのシミュレーションが不可欠であるが，現存するシミュレータは一般に低速であり，研究開発の大きな障害となっている．そこで我々は，シミュレーション過程を時間軸方向に分割，並列化することによるマイクロプロセッサのクロックレベルシミュレーションの高速化手法を提案している．並列シミュレーションは，分割点でのマシン状態を一致させること，もしくは分割された区間のシミュレーションの正当性をシミュレーション履歴によって検証することにより，精度を落とすことなく高速化を行う．本論文では，マシン状態を近似的にもとめる命令レベルのシミュレーション部分を高速化するために，ワークロード最適化シミュレーション技術を適用することを提案した．SPECCPU95を用いて評価した結果，SimpleScalarのsim-outorderに対して，最大9.41倍，平均6.4倍のシミュレーション速度の向上が確認できた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Microprocessor simulation is indispensable to design hardware systems. To estimate performance of highly sophisticated microprocessors, cycle accurate (or clock level) simulation is essential. However, existing simulators of out-of-order processors cost thousands times as long execution time as their targeting actual processors. The ultimate goal of our research is to develop a fast and accurate parallel simulator which is capable of microarchitectural modeling and system level simulation. We proposed a time-division parallel simulator in which each time interval is simulated in parallel with an approximated machine state at the beginning of the interval. The contribution of this paper is to speed up instruction set simulator for machine state approximation, by applying our workload specific simulation technique. Evaluation of its implementation shows the simulation speed of SPECCPU95 benchmarks is improved by up to 9.41-foldand6.4-fold on average from Simple Scalar’s sim-outorder.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2007, 号 17(2007-ARC-172), p. 187-192, 発行日 2007-03-02
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会