WEKO3
アイテム
シンプルで効率的なメニーコアアーキテクチャの開発
https://ipsj.ixsq.nii.ac.jp/records/22794
https://ipsj.ixsq.nii.ac.jp/records/2279459e70353-d6c3-46a7-86aa-6b957b9e50d9
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC08180010.pdf (2.3 MB)
|
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2008-10-12 | |||||||
| タイトル | ||||||||
| タイトル | シンプルで効率的なメニーコアアーキテクチャの開発 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Development of Simple and Effective Many-Core Architecture | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学工学部情報工学科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院創造情報学専攻 | ||||||||
| 著者所属 | ||||||||
| 豊橋科学技術大学情報工学系 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Creative InformaticB, The Univ. of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information and Computer Sciences, Toyohashi University of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者名 |
植原, 昂
× 植原, 昂
|
|||||||
| 著者名(英) |
Koh, Uehara
× Koh, Uehara
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 近い将来，プロセッサのコア数を数十から数百搭載したメニーコアの時代に到達すると考えられる．そこで我々は，簡易な構成で実現可能なメニーコアアーキテクチャモデルを提案する．このモデルの1 つの実現形態である M-Core Ver.1.0 (Many-Core Version 1.0) アーキテクチャ及び，その評価のためのプロセッサシミュレータ， SimMc を開発している．本稿では，提案するアーキテクチャモデル及びその実現方式について述べ， SimMc 上で実行する並列プログラムの記述法について解説する．また， SimMc を用いて，コア数の増加に伴う速度向上率を評価する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In the near future, high performance many-core processors will have dozens of hundreds of cores. In this paper, we introduce the concept of a simple and effective many-core architecture model. Then we propose the many-core architecture M-Core Ver.1.0 on this model and show a sample source code for this architecture. Our evaluation results with our software simulator SimMc show that M-Core architecture achieves good speedup for some benchmark programs. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2008, 号 101(2008-ARC-180), p. 39-44, 発行日 2008-10-12 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
