値予測を用いた物理レジスタ2段階解放による命令先行実行方式の性能向上

• Item type: SIG Technical Reports(1)
• 公開日: 2008-10-12
• タイトル: 値予測を用いた物理レジスタ2段階解放による命令先行実行方式の性能向上
• タイトル / 言語: en
• タイトル: Increasing the Effectiveness of Instruction Pre-Execution with Two-Step Physical Register Deallocation via Value Prediction
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者名: 田中, 雄介; 安藤, 秀樹
• 著者名(英): Yusuke, Tanaka; Hideki, Ando
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 我々はこれまでに，物理レジスタの 2 段階解放 (TSD : Two-Step Physical RegisterDeallocation) と呼ぶ手法を提案している． TSD 手法では，本来であれば物理レジスタを割り当てることができず，実行ができない命令を先行実行する．これにより理想的には，物理レジスタが十分に存在する場合と同等のメモリ・レベル並列性 (MLP : Memory-Level Parallelism) を引き出すことが可能となる．しかし，実際には，種々の原因で先行実行できない場合や，先行実行のタイミングが遅れる場合があり， MLP の抽出は十分でなかった．原因の本質はデータ依存にある．そこで本論文では，値予測を用いることでデータ依存を削除し，より多くの命令が先行実行を可能とする手法を提案する． SPECfp 2000 ベンチマークを用いて評価した結果，提案手法は従来の TSD 手法に比べて， 75% のレジスタ・ファイルのサイズで同等の性能を達成できることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We previously proposed Two-step physical register deallocation (TSD) scheme. The TSD pre-executes instructions that cannot be executed due to lack of a physical register in traditional architecture. This allows extraction of an equivalent amount of memory-level parallelism (MLP) to that in the case with an enough number of physical registers ideally. In practice, however, extraction of MLP is currently insufficient, because there are cases that pre-execution is not performed or timing of pre-execution is delayed due to several causes. The bottom line of the causes is data dependencies. This paper proposes use of value prediction to remove data dependencies, which allows more instructions to be pre-executed. Our evaluation results using SPECfp2000 benchmark show that our scheme can achieve equivalent performance to that of the TSD scheme without value prediction with 75% in the size of the register file.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2008, 号 101(2008-ARC-180), p. 3-8, 発行日 2008-10-12
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会