Decoded Instruction Cacheの設計

• Item type: SIG Technical Reports(1)
• 公開日: 2023-03-16
• タイトル: Decoded Instruction Cacheの設計
• タイトル / 言語: en
• タイトル: Design of Decoded Instruction Cache
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: アーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学研究科
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Keio University
• 著者所属(英): en
• 著者所属(英): Guraduate School of Science and Technology, Keio University
• 著者名: 眞柄, 岳郎; 山﨑, 信行
• 著者名(英): Takero, Magara; Nobuyuki, Yamasaki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Intel のx86 プロセッサでは命令を Micro-Operation (μ OP) と呼ばれる内部 RISC エンジン用の命令にデコードして実行する．一度デコードされたμ OP はμ OP Cache で保持され，再度利用される際にフェッチ・デコードの工程を省くことで，消費電力は削減され, 性能は向上する．また デコーダよりも広いバンド幅でディスパッチできるため，更に性能は向上する．一方，RISC プロセッサでは命令を制御信号にデコードされる．この制御信号はどこにも保持されないため，デコードの結果を再利用することはできない．そこで本研究では，RISC プロセッサ向けのμ OP Cache として，Decoded Instruction Cache (DIC) を設計した．デコードによって生成された制御信号をまとめて Decoded Instruction とし，DIC に格納する．DIC によってフェッチ・デコードの工程を省いて Decoded Instruction をディスパッチできるため，消費電力削減及び性能向上が見込まれる．本論文では DIC を RISC プロセッサである Responsive MultiThreaded Processor (RMTP) に導入し，性能向上を実現した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In Intel x86 processors, instructions are decoded into instructions for the internal RISC engine, called Micro-Operation (uOP) , and then executed. Once decoded, the μ OP is stored in the μ OP Cache. When it is used again, the power consumption is reduced and the performance is improved by eliminating the fetch and decode processes. In addition, the performance is further improved by dispatching with a wider bandwidth than that of the decoder. On the other hand, in RISC processors, instructions are decoded into control signals. Since this control signal is not stored anywhere, the result of decoding cannot be reused. Therefore, in this study, we designed the Decoded Instruction Cache (DIC) as a uOP Cache for RISC processors. The control signals generated by the decoding are combined into Decoded Instruction and stored in DIC. The fetch and decode processes are omitted and the Decoded Instruction is dispatched, which is expected to reduce power consumption and improve performance. In this paper, we introduced the DIC into the Responsive MultiThreaded Processor (RMTP).
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2023-ARC-252, 号 45, p. 1-6, 発行日 2023-03-16
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会