Item type |
SIG Technical Reports(1) |
公開日 |
2022-03-10 |
タイトル |
|
|
タイトル |
HBM2 搭載 FPGA のための Addressable Cache を用いた HPC 向けメモリシステムの性能評価 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
HPCシステム |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
筑波大学計算科学研究センター/筑波大学システム情報系 |
著者所属 |
|
|
|
筑波大学計算科学研究センター/筑波大学システム情報系 |
著者所属 |
|
|
|
筑波大学システム情報系/筑波大学計算科学研究センター |
著者所属 |
|
|
|
筑波大学計算科学研究センター/筑波大学システム情報系 |
著者名 |
藤田, 典久
小林, 諒平
山口, 佳樹
朴, 泰祐
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
高性能計算の分野で Field Programmable Gate Array (FPGA) が新たなるアクセラレータとして注目されている.他のアクセラレータと比較して,FPGA は外部メモリ帯域が弱いという弱点があり,HPC における FPGA 利用の障壁のひとつである.最新の高性能 FPGA では,High Bandwidth Memory 2 (HBM2) を搭載する FPGA があり,これを使うことで HPC における FPGA 利用が広がると考えられる.しかしながら,FPGA は固定機能としてのメモリネットワークやキャッシュを持たず,HBM2 の性能を発揮できるメモリ回路を別途開発しなければならない問題がある.本稿では,我々が研究開発している HPC 向け HBM2 メモリシステムの実装と性能評価を示す.また,本システムを扱うための API の設計と実装についても報告を行う.FPGA は自律動作できるアクセラレータであり,本システムを扱う API はこの特徴を活かしたものである. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10463942 |
書誌情報 |
研究報告ハイパフォーマンスコンピューティング(HPC)
巻 2022-HPC-183,
号 9,
p. 1-10,
発行日 2022-03-10
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8841 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |