| Item type |
SIG Technical Reports(1) |
| 公開日 |
2022-03-03 |
| タイトル |
|
|
タイトル |
アドレスとタイミングの予測を分離したデータプリフェッチャ |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
メモリ・アーキテクチャ |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東京大学大学院情報理工学系研究科 |
| 著者所属 |
|
|
|
東京大学大学院情報理工学系研究科 |
| 著者所属 |
|
|
|
東京大学大学院情報理工学系研究科 |
| 著者所属 |
|
|
|
東京大学大学院情報理工学系研究科 |
| 著者所属 |
|
|
|
東京大学大学院情報理工学系研究科 |
| 著者所属 |
|
|
|
東京大学大学院情報理工学系研究科 |
| 著者名 |
小泉, 透
中村, 朋生
出川, 祐也
入江, 英嗣
坂井, 修一
塩谷, 亮太
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
プリフェッチはキャッシュミスを削減することでプロセッサの性能を向上させる技術である．既存のプリフェッチャの多くは，メモリレイテンシを隠蔽できるよう，デマンドアクセスより十分早くプリフェッチを発行することに焦点を当てていた．しかし，プリフェッチがデマンドアクセスより早すぎると，プリフェッチしたラインが利用前にキャッシュから追い出されてしまい，性能向上につなげることができない．我々は既存のプリフェッチャがそのような早すぎるプリフェッチを多く発行しており，そこに大きな性能向上の機会があることを見出した．この観察に基づき，我々はプリフェッチすべきタイミング自体をアドレス予測と分離して行うプリフェッチャ T-SKID を提案する．T-SKID は既存のプリフェッチャのように十分早くプリフェッチを発行することに加え，必要であれば適切なタイミングまでプリフェッチの発行を遅らせることができる．SPEC CPU 2017 を用いたシミュレーションにより T-SKID を評価したところ，最新のプリフェッチャ IPCP と比べてシングルコア性能で 1.5%，マルチコア性能で 5.6% 高い性能を得た． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2022-SLDM-198,
号 17,
p. 1-8,
発行日 2022-03-03
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM22198017.pdf (2.3 MB)
