ストカスティック数を用いた絶対値関数 及び不連続関数の実装と評価

石川遼太1 多和田雅師1 戸川望1

概要:ストカスティックコンピューティングでは算術演算や関数を単純な論理回路として実装することが できる.単純な論理回路は小面積・低消費電力であるため様々なアプリケーションへの応用が研究されて いる.ビット列の1の割合で値を定めるストカスティック数を用いて単純な論理回路で算術演算・関数を 実装するとき,もとの関数が微分可能でなければならない制約が存在する.本稿では以前に提案したスト カスティック数によるステップ関数を用いてこの制約を回避し,微分可能ではないストカスティック関数 を実現する.微分可能ではない関数として、ストカスティック数による絶対値関数及び不連続関数を実装, 評価する.

1. はじめに

計算結果に誤りを許容することで回路の微細化を目論む 設計戦略としてストカスティックコンピューティング (SC) が存在する [1]. SC はビットレベルの論理演算を繰り返 し,確率的な算術演算を達成する.論理回路の回路面積は 小さいため,SC により全体の回路面積の削減・消費電力 の削減が期待できる.演算1回ごとの精度が求められず, 繰り返し演算するアプリケーションとしてニューラルネッ トワークの活性化関数がある.活性化関数を算術関数とし て実装する研究が進んでいる [3–5].一方で,SC による実 装が難しい算術関数として急峻な関数や不連続関数が挙げ られる.活性化関数のうち Rectified Linear Unit (ReLU) 関数やステップ関数,これらの合成関数は急峻な関数や不 連続関数として出現する.SC の実応用に向けて急峻な関 数や不連続関数の実装は必要不可欠である.

関数に入力された値を Flip-Flop に保存しておき急峻な 出力の境を判定し, SC としてステップ関数を実現する研 究が存在する [6]. この SC によるステップ関数の不連続性 を適用して任意の急峻な関数や不連続関数を実現できる可 能性がある.本稿では SC によるステップ関数を用い,急 峻な関数として絶対値関数および,不連続関数として任意 の関数の合成による不連続関数を提案する.実装例として 三角関数 sin 関数と cos 関数の合成関数を実装する.実装 した絶対値関数と三角関数の合成関数に対し計算精度評価 する.

1 早稲田大学

2. ストカスティック数との算術演算

本章ではストカスティック数 (SN) を紹介し,その算術 演算回路について議論する.

2.1 ストカスティック数 (SN)

ストカスティックコンピューティング (SC) では、スト カスティック数 (SN) を用いて計算する. SN は、各ビット が 0 と 1 で構成される任意の長さのビット列である. 単極 表現 (uni-polar expression) の SN u について、ビット長を |u|, *i* 番目のビットを u_i と表す. SN u のビット列の内の 1 の出現回数を S_u とすると、u の値 V_u は 以下の式 (1) で 定義される.

$$V_u = P_u = S_u / |u| \tag{1}$$

ここで, P_u は u のビット列中の 1 の出現頻度であり, 0 $\leq P_u \leq 1$ が成り立つ.例えば, u = 01000100 のとき, その値は $V_u = 0.25$ となる.このように $V_u = P_u$ を満たす 表現方法を単極表現と呼ぶ.単極表現では, $0 \leq V_u \leq 1$ が 成り立つ.

単極表現の他にも両極表現 (bi-polar expression) がある. 両極表現の SN b について,ビット長を |b|, i 番目のビッ トを b_i と表す. SN b のビット列の内の 1 の出現回数を S_b とすると, b の値 V_b は 以下の式 (2) で定義される.

$$V_b = 2 \times P_b - 1 = 2 \times S_b / |b| - 1 \tag{2}$$

ここで, P_b は b のビット列中の 1 の出現頻度であり, 0 $\leq P_b \leq 1$ が成り立つ.例えば, b = 01000100 のとき, そ の値は $V_b = -0.5$ となる.このように $V_b = 2 \times P_b - 1$ を満た



図 1 AND ゲートを用いた単極表現のストカスティック数の乗算の例.



図 2 OR ゲートを用いた単極表現のストカスティック数の加算の例.



図 3 XNOR ゲートを用いた両極表現のストカスティック数の乗算 の例.

す表現方法を両極表現と呼ぶ. 両極表現では, $-1 \le V_b \le 1$ が成り立つ.

2.2 ストカスティック数を用いた算術演算回路

SC では、論理回路に SN のビット列から1 ビットずつ 順に入力することで算術演算を行う.単極表現では、AND ゲートで乗算を、OR 回路で加算を、NOT ゲートで減算を それぞれ実装できる [1].

乗算について,入力 SN を a, b,出力 SN を cとしたと きの V_c は式 (3)のように表される.

$$V_c = P_c = P_a \times P_b = V_a \times V_b \tag{3}$$

図 1 では, $V_a = V_b = 0.5$ である a (= 00001111) と b (= 01010101)を掛けて $V_c = 0.25$ である c (= 00000101)を得ている.

加算について,入力 SN を a, b,出力 SN を c としたと きの V_c は式 (3) のように表される.

$$V_{c} = P_{c} = P_{a} + P_{b} - P_{a} \times P_{b} = V_{a} + V_{b} - V_{a}V_{b} \quad (4)$$

図 2 では, $V_a = V_b = 0.25$ である a (= 00000011) と b (= 01010000) を足して $V_c = 0.5$ である c (= 01010011) を得ている. このように, $V_a \times V_b$ が十分小さくなる場合,正しく加算することができる.

一方,両極表現では,両極表現では XNOR ゲートで乗 算を,MUX 回路で加算を,NOT ゲートで減算をそれぞれ 実装できる [1].乗算について,入力 SN を a, b,出力 SN を c としたときの V_c は式 (5) のように表される.

$$V_{c} = 2 \times P_{c} - 1$$

= 2 × {1 - (P_{a} × (1 - P_{b})
+P_{b} × (1 - P_{a}))} - 1
= (2 × P_{a} - 1) × (2 × P_{b} - 1)
= V_{a} × V_{b} (5)

図 3 では、 $V_a = 0.5$ 、 $V_b = 0$ である a = 00111111と b

図 4 ストカスティック数を 2 進数への変換する回路.



図 5 ストカスティック数を用いたステップ関数の回路 [6].

(= 01010101)を掛けて $V_c = 0$ である c (= 10010101)を得ている.

ストカスティック数を用いたステップ関数 [6]

本章では、以前提案した SN を用いたステップ関数を紹 介する [6]. ステップ関数はある入力値を境に 0 または 1 を 出力する関数である.例えば、0 を閾値にする場合は以下 のような関数になる.

$$f(x) = \begin{cases} 1, & (x \ge 0) \\ 0, & (x < 0) \end{cases}$$
(6)

SN を入出力として用いたステップ関数を実装する中で正 確な出力を得る場合,図4の2進数の変換の後にその出力 を境界値と比較する必要がある.例えば,1の出現率とし て1/2を境界値にする場合,図4のカウンタの MSB (赤色 のレジスタ)の値を入力 SN のビット長分出力すれば良い. しかし,このような実装をしてしまうと,SC での利点で あるビット毎の演算ができなくなってしまう.

この問題を解決するために SN を用いたステップ関数を 提案した [6]. その回路を図 5 に示す. この回路は, 図 4 の回路のカウンタ部を FF に置き換えたものである. 入力 SN x ビット列のうちの最後に入力された $2^n - 1$ ビットを 保持し, その中の 1 の数を数える. そして, その MSB (赤 色のビット)を出力 SN y として出力する.

FF に格納されているビットが全て入力 SN x のビット であると仮定した場合出力 SN y のあるビットが1になる のは $N(=2^n-1)$ 個の FF に格納されているビットの過半 数が1となる場合である.そのため,入力 SN x のビット 列の1の出現確率がp であるとすると,出力 SN y の1の 出現頻度 P_y の期待値 $E(P_y)$ は,



図 6 ステップ関数の回路における入出力ストカスティック数の1 の出現頻度の期待値の関係.



図 7 ストカスティック数を用いた閾値を変更したステップ関数の 回路.

$$E(P_y) = \sum_{i=\frac{N+1}{2}}^{N} ({}_N C_i \times p^i (1-p)^{N-i})$$
(7)

となる. 図 6 に入力 SN x のビット列の 1 の出現確率 p を横 軸に,出力 SN y の 1 の出現頻度の期待値 $E(P_y)$ を縦軸に したグラフを示す. このグラフでは,n = 1, 2, 3, ..., 10, つまり N = 1, 3, 7, 15, 31, 63, 128,

255, 511, 1023 の場合を示している. このグラフから, *n* および *N* が大きくなれば大きくなるほどステップ関数に 近づく. その式は以下のように表される.

$$P_y = \begin{cases} 1, & (P_x \ge \frac{1}{2}) \\ 0, & (P_x < \frac{1}{2}) \end{cases}$$
(8)

ここで,出力 SN y として出力するビットを変えると, 異なる関数が実装できる.例えば,上位 2 ビットを XOR ゲートに入力した出力を出力する場合 (図 7),その期待値 は図 8 となる.このグラフでは,n = 2, 3, ..., 10,つま り N = 3, 7, 15, 31, 63, 127, 255, 511, 1023の場合を示 している.その式は以下のように表される.

$$P_y = \begin{cases} 1, & \left(\frac{1}{4} < P_x \le \frac{3}{4}\right) \\ 0, & (otherwise) \end{cases}$$
(9)



図 8 閾値を変更したステップ関数の回路における入出力ストカス ティック数の1の出現頻度の期待値の関係.



図 9 両極表現で表されたストカスティック数の絶対値を計算する 回路.

4. ストカスティック数を用いた絶対値関数

本章では SN を用いたステップ関数の回路を既存の回路 と組み合わせた絶対値関数の回路を提案する.

4.1 提案手法

ここでは式 (2) の両極表現で表された SN を用いて絶対 値を算出する回路を提案する. SN には 2.1 節に示したよ うに $V_x = 2 \times P_x - 1$ で定義される両極表現があり, SC では両極表現においても論理回路に SN のビット列から 1 ビットずつ順に入力することで算術演算を行える.

図 3 の XNOR ゲートと図 5 のステップ関数の回路によっ て両極表現で表された SN の絶対値をとることができる. 図 9 のように, SN aをステップ関数の回路に入力し (ス テップ関数回路の出力 SN を bとする), a と bを XNOR 回路に入力して出力 SN cを得るとすると, それらの値 V_b , V_c は,以下の式のように表される.

$$V_{b} = 2P_{b} - 1$$

$$= \begin{cases} 2 \times 1 - 1, & (P_{a} \ge \frac{1}{2}) \\ 2 \times 0 - 1, & (P_{a} < \frac{1}{2}) \end{cases}$$

$$= \begin{cases} 1, & (V_{a} \ge 0) \\ -1, & (V_{a} < 0) \end{cases}$$
(10)

表1 ストカスティック数を用いた絶対値関数の回路の回路面積.

$N \; [FFs]$	Area [NANDs]
1	13.75
3	75
7	166
15	305



図 10 ストカスティック数の不連続関数を計算する回路.

$$V_{c} = V_{a} \times V_{b}$$

$$= \begin{cases} V_{a} \times 1, & (V_{a} \ge 0) \\ V_{a} \times -1, & (V_{a} < 0) \end{cases}$$

$$= \begin{cases} V_{a}, & (V_{a} \ge 0) \\ -V_{a}, & (V_{a} < 0) \end{cases}$$

$$= |V_{a}|$$
(11)

このように,XNORゲートとステップ関数の回路を組み合わせることによって両極表現で表されたSNの絶対値を算出することができる.

4.2 回路面積

論理合成によって求めた SN を用いた絶対値関数の回路の回路面積を表 1 に示す.論理合成は Design Compiler version D-2010.03-SP5 と STARC 90nm ライブラリを用いて行った.合成できた回路について,ステップ関数の回路に加算器が不要な N = 1の場合を除き,NAND ゲート換算で約 20N 個になった.

5. ストカスティック数を用いた不連続関数

本章では SN を用いたステップ関数の回路を既存の回路 と組み合わせた不連続関数の回路を提案する.

5.1 提案手法

ストカスティック数の不連続関数を計算する回路として 図 10 に示す回路を提案する.提案回路の前段には A, B, C のストカスティック回路を配置し,後段にはマルチプレク サと同型の回路を配置する. A, B は任意のストカスティッ ク回路を実装可能である. C は任意の閾値のステップ関数 [6] を実装する.提案した回路は SN *x* を入力として SN *y* を出力する.



図 11 複製器を用いた関数の実装. (a) sin' 関数 (b) cos' 関数.

5.2 前提となる回路

ここでは,図7のステップ関数の回路以外に,[2]で提 案した複製器によって実装した回路を前提として用いる. 図 11(a) では式 (12) で表される sin の近似関数を実装して いる.

$$\sin x \approx x - \frac{x^3}{3!} + \frac{x^5}{5!} - \frac{x^7}{7!}$$
$$= x(1 - \frac{x^2}{6}(1 - \frac{x^2}{20}(1 - \frac{x^2}{42})))$$
$$= \sin' x \tag{12}$$

なお,図 11(a) 中の DUP は図 12 に示す 2ⁿRRR 複製器で ある.図 12(a)の *In*, *Out* がそれぞれ入力,出力であり, *RU_m* は図 12(b) に示されるレジスタユニットである.

図 11(b) では式 (13) で表される cos の近似関数を実装している.

$$\cos x \approx 1 - \frac{x^2}{2!} + \frac{x^4}{4!} - \frac{x^6}{6!} + \frac{x^8}{8!}$$

= $1 - \frac{x^2}{2} (1 - \frac{x^2}{12} (1 - \frac{x^2}{30} (1 - \frac{x^2}{56})))$
= $\cos' x$ (13)

図 11(b) 中の DUP も同様に図 12 に示す 2ⁿRRR 複製器で ある.

5.3 提案手法の実装例

提案手法の実装例として, 図10のAに cos 関数, Bに sin 関数, Cに 1/4, 3/4 を閾値とするステップ関数を実装する. ここでは式 (7) で表されたステップ関数と,式(8),(9)の sin や cos の近似関数を用いて不連続関数を算出する回路 を提案する.

前項の回路によって不連続関数を実装することができる. 図 13 のように, SN *x* をステップ関数の回路に入力するこ とを考える.ここで, *a*-*f* は各回路・ゲートの出力 SN で ある.それら SN の値は,以下の式のように表される.

$$V_a = \cos'(V_x) \tag{14}$$

$$V_b = \sin'(V_x) \tag{15}$$

$$V_{c} = \begin{cases} 1, & (\frac{1}{4} < V_{x} \le \frac{3}{4}) \\ 0, & (otherwise) \end{cases}$$
(16)



図 12 2ⁿRRR 複製器. (a) 全体のモデル. (b) *m* 番目のレジスタユニット *RU_m*. (c) 幅 *n* ビット,長さ |*In*| ビットのランダムビット列 *r*.



図 13 ストカスティック数の不連続関数を計算する回路 (実装例).

$$V_d = V_a \times V_c$$

$$= \begin{cases} \cos'(V_x), & (\frac{1}{4} < V_x \le \frac{3}{4}) \\ 0, & (otherwise) \end{cases}$$
(17)

$$=\begin{cases} 0, & (\frac{1}{4} < V_x \le \frac{3}{4}) \\ 1, & (otherwise) \end{cases}$$
(18)

$$V_f = V_b \times V_e$$

$$= \begin{cases} 0, & (\frac{1}{4} < V_x \le \frac{3}{4}) \\ \sin'(V_x), & (otherwise) \end{cases}$$
(19)

$$V_{y} = V_{d} + V_{f} - V_{d} \times V_{f}$$

$$= \begin{cases} \cos'(V_{x}) + 0 - \cos'(V_{x}) \times 0, & (\frac{1}{4} < V_{x} \le \frac{3}{4}) \\ 0 + \sin'(V_{x}) - 0 \times \sin'(V_{x}), & (otherwise) \end{cases}$$

$$= \begin{cases} \cos'(V_{x}), & (\frac{1}{4} < V_{x} \le \frac{3}{4}) \\ \sin'(V_{x}), & (otherwise) \end{cases}$$
(20)

このように,既存の回路とステップ関数の回路を組み合わ せることによって両極表現で表された SN の不連続関数を 算出することができる.

5.4 回路面積

論理合成によって求めた SN を用いた不連続関数の回路の回路面積を表 2 に示す.論理合成は 4.2 節と同様に Design Compiler version D-2010.03-SP5 と STARC 90nm ライブラリを用いて行った.本結果から,ステップ関数の FF 一つ毎に約 20NAND ゲート分の面積が増えること,複 製器によっては面積が大きく変化することがわかった.

表 2 ストカスティック数を用いた不連続関数の回路面積 (NAND

2	ゲート換算).							
	$N \; [FFs]$	1RRR	2RRR	4RRR	8RRR			
	3	2082	2188	2956	3920			
	7	2173	2279	3047	4011			
	15	2312	2418	3186	4150			

6. 評価実験

本章では SN を用いた絶対値関数の回路のシミュレー ションを行い,評価する.

6.1 実験方法

SN を用いた絶対値関数の回路のシミュレーションを行い,評価する. N = 1, 3, 7, 15, 31, 63, 128, 255, 511, 1023に対して以下の条件で実験を行う. (ただし,不連続関数は設計上N = 1の回路は存在しえない)

- 実行環境: Python 3.6.3
- 実装回路: 図9の絶対値関数の回路,図13の不連続関数の回路

• 目標関数:
$$V_y = \begin{cases} V_x, & (V_x \ge 0) \\ -V_x, & (V_x < 0) \end{cases}$$
,
 $V_y = \begin{cases} \cos'(V_x), & (\frac{1}{4} < V_x \le \frac{3}{4}) \\ \sin'(V_x), & (otherwise) \end{cases}$

- 入力 SN の1の出現頻度: 0 から1まで, 0.01 刻み
- 入力 SN のビット長: 10000 ビット
- 出力 SN のビット長: 10000 ビット
- FF の初期値: 順に 1010...01 と格納
- 評価指標: 出力の目標関数に対する MSE

ここで, MSE (Mean Square Error) の値は以下の式で表される.

$$MSE = \frac{1}{101} \sum_{i=0}^{100} \left(f_{theor}(\frac{i}{100}) - f_{actual}(\frac{i}{100}) \right)^2$$
(21)

 $f_{theor}(\frac{i}{100}), f_{actual}(\frac{i}{100})$ はそれぞれ目標関数にi/100を代入した場合の出力の値と、実装回路に値がi/100のSNを入力した場合の出力SNの値である.



図 14 絶対値関数の回路の入出力ストカスティック数の関係.

表 3	絶対値関数の回路の出力の]			
	$N \; [FFs]$	MSE		
	1	$3.30 imes 10^{-2}$		
	3	1.34×10^{-2}		
	7	$5.05 imes 10^{-3}$		
	15	$1.85 imes 10^{-3}$		
	31	6.64×10^{-4}		
	63	$2.37 imes 10^{-4}$		
	128	8.41×10^{-5}		
	255	2.98×10^{-5}		
	511	$1.05 imes 10^{-5}$		
	1023	3.66×10^{-6}		

6.2 実験結果

図 9 の絶対値関数の回路に 10 通りの N で 101 通りの P_xを持つ SN x 入力した際の出力を図 14 に示す. この図 から N が大きくなるにつれて絶対値関数に近付くことが わかる.また,絶対値関数の回路の出力の,目標関数に対 する MSE を表3に示す. この表からも N が大きくなるに つれて絶対値関数に近付くことがわかる.

図 13の不連続関数の回路に 9 通りの N, 4 通りの複製器 で 101 通りの P_x を持つ SN x 入力した際の出力の,目標関 数に対する MSE を表4に示す. N が大きくなるにつれて 目標関数に近付くことがわかる.本実験条件下では 2RRR または 4RRR 複製器が最も優れた結果となった.ただ,複 製器による誤差は小さく、ステップ関数の精度のほうがよ り重要であることがわかった.図15に、最もMSEの小さ かった N = 1023 で, 複製器は 2RRR の際の出力を示す. この図から入力が0.25,0.75の際に誤差が大きくなること がわかる.

7. おわりに

本稿では、SN を用いた絶対値関数及び不連続関数の実 装法を提案し,評価した. 今後は,ステップ関数の絶対値 関数以外の応用先を模索するとともに、ニューラルネット ワークなど実用的な回路に実装,評価したい.

表 4 不連続関数の回路の出力の MSE.

$N [{\rm FFs}]$	1RRR	2RRR	4RRR	8RRR		
3	4.75×10^{-2}	4.32×10^{-2}	4.11×10^{-2}	4.44×10^{-2}		
7	2.85×10^{-2}	2.68×10^{-2}	2.58×10^{-2}	2.71×10^{-2}		
15	1.77×10^{-2}	$1.70 imes 10^{-2}$	1.65×10^{-2}	$1.71 imes 10^{-2}$		
31	1.20×10^{-2}	1.12×10^{-2}	1.10×10^{-2}	1.18×10^{-2}		
63	$7.96 imes 10^{-3}$	7.33×10^{-3}	$7.26 imes 10^{-3}$	7.83×10^{-3}		
127	$5.15 imes 10^{-3}$	4.77×10^{-3}	$4.73 imes 10^{-3}$	$5.19 imes10^{-3}$		
255	3.26×10^{-3}	2.96×10^{-3}	2.99×10^{-3}	$3.19 imes 10^{-3}$		
511	$1.99 imes 10^{-3}$	$1.77 imes 10^{-3}$	$1.81 imes 10^{-3}$	$1.95 imes 10^{-3}$		
1023	1.09×10^{-3}	9.90×10^{-4}	1.02×10^{-3}	1.11×10^{-3}		



図 15 不連続関数の回路の入出力ストカスティック数の関係.

謝辞

本研究は一部, JSPS 科研費 (19H04080) の助成を受けた ものです.

参考文献

- [1]Gaines, B. R.: Stochastic Computing, Proc. Spring Joint Computer Conference, pp. 149–156 (1967).
- Ishikawa, R., Tawada, M., Yanagisawa, M. and To-[2]gawa, N.: Scalable Stochastic Number Duplicators for Accuracy-flexible Arithmetic Circuit Design, IPSJ Transactions on System LSI Design Methodology (TSLDM), Vol. 13, pp. 10–20 (2020).
- Li, B., Qin, Y., Yuan, B. and Lilja, D. J.: Neural Network [3]Classifiers Using Stochastic Computing with a Hardware-Oriented Approximate Activation Function, Proc. International Conference on Computer Design (ICCD), pp. 97-104 (2017).
- [4] Li, J., Yuan, Z., Li, Z., Ding, C., Ren, A., Qiu, Q., Draper, J. and Wang, Y.: Hardware-driven nonlinear activation for stochastic computing based deep convolutional neural networks, Proc. International Joint Conference on Neural Networks (IJCNN), pp. 1230–1236 (2017).
- [5] Yeo, I., Gi, S., Lee, B. and Chu, M.: Stochastic implementation of the activation function for artificial neural networks, Proc. Biomedical Circuits and Systems Conference (BioCAS), pp. 440-443 (2016).
- [6] 石川遼太, 多和田雅師, 柳澤政生, 戸川望: ストカステイッ ク数を用いたステップ関数の実装と評価,電子情報通信学 会技術研究報告, Vol. 119, No. 282, pp. 69-74 (2019).