# 発行キューの電力削減のための発行幅制御方式

後岡 瑞希<sup>1,a)</sup> 安藤 秀樹<sup>1</sup>

概要:現在のプロセッサでは, 微細化に伴い進行速度が温度に指数的に依存する信頼性の低下が問題になっ ている.特に,ホットスポットと呼ばれる電力密度が高い箇所では高温となるため問題が発生しやすい. ホットスポットの1つに,発行キュー (IQ: issue queue) がある.1サイクルに発行される命令数は,発行 幅を埋めるほど安定して多くはない.このため,実際に発行される命令数に適応させて,回路のゲーティ ングにより発行幅を制限すれば,性能を大きく落とさずに消費電力を削減できる. 本論文では,発行幅を制限するための制御アルゴリズムを提案する.定期的に実行サイクル数を測定し, 性能が低下しない最小の発行幅を探索することで,4.7%の平均性能の低下で発行幅を49.1%削減するこ とができた..

# 1. はじめに

現在のプロセッサでは、微細化に伴い信頼性低下が問題 になっている [1]. その原因には様々なものがあるが、い ずれもその進行速度が温度に指数関数的に依存しているた め [2–5]、高温ではデバイスの寿命が短くなる.また、プ ロセッサ上にはホットスポットと呼ばれる単位面積あたり の消費電力が大きい場所が多くあり、そうでない場所に比 べ温度の上昇が大きい.このため、前述の故障を引き起こ しやすい.したがって、ホットスポットの消費電力は削減 する必要がある.

ホットスポットを生成する回路の1つに発行キュー (IQ:issue queue)がある.現在のプロセッサでは性能を向 上させるために IQ の発行幅が広くなる傾向があるが,プ ログラムの命令レベル並列性は常に発行幅を埋めるほど安 定して大きくないため,使用される発行幅は平均的にはあ まり大きくなく,一部の回路は有効に使用されていない.

本研究では,性能を大きく低下させることなく IQ の消 費電力を削減するため,発行論理のゲーティングにより発 行幅を削減し,消費電力を削減することを目的としている.

本論文では、このために発行幅の制御方法を提案する. この手法では、実行中に定期的に実行サイクル数を測定し、 最大発行幅での性能をぎりぎり満たす最小の発行幅を探索 することによって発行幅を決定する.

以下本論文の構成について述べる.2章では関連研究に ついて述べる.3章では発行幅の削減を IQ の電力削減に

Graduate School of Engineering, Nagoya University

つなげるための回路のゲーティングについて述べ,4章で 発行幅の制御方法を提案する.5章では評価の方法と結果 について述べる.そして,6章で本論文をまとめる.

### 2. 関連研究

IQの発行幅を狭める類似の研究として,Homayounらに よる CAM や SRAM を使うユニットのサイズを動的に変 更することで消費電力を削減する研究がある [6]. この研究 では,L2 キャッシュミスのあとや複数のL1 キャッシュミ スが発生している期間では,プロセッサの性能が低下し,性 能を維持するために必要な発行幅が大幅に小さくなる一方, リオーダバッファ (ROB:reorder buffer)やレジスタの必要 数が増加する観測に基づき,発行幅及びウェイクアップ幅 と,ロード/ストアキュー (LSQ:load-store queue), ROB, そしてレジスタファイルのサイズを動的に変える.これに よりわずかな性能低下で大幅に消費電力を削減する.

近い研究として,Huらによる実行ユニットの静的消費 電力をパワーゲーティングにより削減する研究がある[7]. この研究では,パワーゲーティングのトリガとして発行命 令数が0であったサイクルが一定期間続くこと,及び分岐 予測ミスの発生を用いている.

Ponomarev らは, IQ, LSQ, ROB のサイズを動的に変 更することにより消費電力を削減する手法を提案した [8]. この手法では、それぞれのキュー/バッファを複数のブロッ クに区切り、ブロック単位で容量の増減を行う.容量は必 要最低限となるよう、使用されている容量を目標として制 御を行う.具体的には、まず一定期間ごとに使用容量をサ ンプリングする.そして、一定のサンプル数ごとに使用容

<sup>1</sup> 名古屋大学大学院工学研究科

<sup>&</sup>lt;sup>a)</sup> atooka@ando.nuee.nagoya-u.ac.jp

**IPSJ SIG Technical Report** 

量の平均をとり,設定に応じて以下の1.または2.のい ずれかの方針で縮小を行う.

- (1) 平均使用容量が現在の容量より1ブロック分以上小さいならば、1ブロック分容量を縮小する.
- (2) 平均使用容量以上の容量となる最小のブロック数まで 縮小させる.

また,容量が埋まっているためエントリを割り当てること ができなかったサイクル数を数え,そのサイクル数が一定 周期内で閾値を超えた時に容量の拡大を行う.

Folegnani らは,発行論理の有効に働かない部分をゲー ティングすることにより消費電力を削減する手法を提案し た [9]. これは,IQの空のエントリやすでにレディである ウェイクアップ論理のエントリを非活性化するとともに, 一定時間ごとにキューの最終エントリに命令が入った回数 に応じてIQのサイズを変更する.

## 3. 背景

本節では,発行幅を削減することで IQ の電力を削減す るための回路のゲーティングについて説明する.

#### 3.1 回路のゲーティング

IQ の構成と回路は,基本的に文献 [10-12] に記載のもの を仮定する.具体的には、ウェイクアップ回路は CAM 構 成であり,セレクト回路はプレフィクス・サム構成である. 回路を以下のようにゲーティングする.

- ウェイクアップ論理をゲーティングするために、比較器にイネーブル入力を設ける.これが1の時は比較器のプリチャージを行い,比較を行う,0の時は,プリチャージを行わず,比較も行わず0(不一致)を出力する.
- 選択論理をゲーティングするために、プリフィクス・ サムを構成する各加算器にイネーブル入力を設ける。
   制限された発行幅に応じて加算器から発行幅を超える
   発行許可信号が出力されないよう制御する。回路のプリチャージも行わない。

これらのゲーティングによって,動的・静的エネルギー を削減することができる.

#### 3.1.1 ウェイクアップ論理のゲーティング

図1に、ゲーティングを可能とするウェイクアップ論理 に用いるイネーブル付き比較器のシンボルを示す。論理は、 前述したとおりであるが、式で書くと以下のようになる.

if (e)

match = a == b;

else

match = false;

図2にイネーブル付き比較器の回路を示す.通常の比較 器と最も異なる点は、プリチャージ・トランジスタの制御 にイネーブル信号が入力されている点である.イネーブル



図1 イネーブル付き比較器のシンボル



図2 イネーブル付き比較器の回路



図 3 イネーブル付き比較器を使ったウェイクアップ論理のタグ比 較回路

がHの場合,通常の比較器として動作するが,Lの場合, マッチ線はプリチャージせず,Lを出力する.Lを出力す るために,マッチ線の値がイネーブルがHのとき有効とな るようその出力に AND ゲートを挿入している.

イネーブル付き比較器を使ったウェイクアップ論理のタ グ比較回路を図3に示す. $V_n$ を比較器のイネーブル端子に 接続し,発行幅の制限に応じて設定する.現在の発行幅を *iw* に制限している場合、セレクト回路は*iw* 個を超える発 行要求を許可しないので (3.1.2節参照), $V_0, \dots, V_{iw-1} = 1$ ,  $V_{iw}, \dots, V_{IW-1} = 0$ とする.ここで,*IW* は,ハードウェ アが保有している最大発行幅である.

#### 3.1.2 選択論理のゲーティング

表1に、IW = 4の場合の選択論理に使用する加算器の 入出力の数のエンコーディングを示す.図4に、イネー ブル付き加算器の入出力を表すシンボルを示す.イネー ブル信号  $e_n = 1$ のとき、出力  $c_0 \cdots c_{n-1}$  が有効となり、  $c_n \cdots c_{IW-1}$  が強制的に0となる.これを使い、定められ た発行幅 iw について、加算器は和が iw 未満のとき、通常 通りエンコードされた和を出力し、iw 以上の時、オール0 を出力する.これにより、発行要求許可は高々 iw 個とな ることが保証される.表2に、発行幅とイネーブル信号の 関係を示す.

Vol.2021-ARC-244 No.35 Vol.2021-SLDM-194 No.35 Vol.2021-EMB-56 No.35 2021/3/26

	value	0	1	2	3	$\geq 4$	
	encoding	1000	0100	0010	0001	0000	
表 1	選択論理に月	用いる加	算器のフ	、出力の	数のエン	/コーデ-	ィング

$$IW = 4$$
).



図 4 イネーブル付き加算器のシンボル

	$\overline{iw}$	$e_0$	$e_1$	$e_2$	$e_3$
	1	1	0	0	0
	2	1	1	0	0
	3	1	1	1	0
	4	1	1	1	1
表 2	発行幅と	イネー	・ブル信	言号の	関係(



図 5 イネーブル付き加算器の回路 (*IW* = 4)

図5に、イネーブル付き加算器の回路図を示す.

# 4. 提案手法

本論文では、IQの動作を削減するための手法として、そ の発行幅を制限するための制御手法を提案する.本節で は、まず提案手法の概要を説明した後、その詳細を説明す る.そして、基本方式の問題点を挙げ解決法を説明する.

## 4.1 提案方式の概要

本研究では性能をできるだけ低下させずに IQ の消費電 力を低下させることを目的としている.そこで提案手法で は、一定の命令数 (インターバルと呼ぶ) ごとに実行サイ クル数を計測する.そして、最大発行幅で実行した場合に 対するサイクル数の誤差 ERが予め定めた定数  $\epsilon$  に対して  $|ER| < \epsilon$  となるような最小の発行幅 iw を探索し、発行幅 を iw に制限する.

ここで, 誤差 ER は発行幅 X での実行サイクル数を  $C_X$ , 最大発行幅を IW として以下の式で与えられる.

$$ER = \frac{C_{iw} - C_{IW}}{C_{IW}} \tag{1}$$

## 4.2 基本方式



本節では,提案手法での基本動作について説明する.

提案手法での制御は、INIT, SEARCH, STABLE の 3 状態で表される有限状態機械を用いて行う.状態遷移を 図 6 に示す.まず状態 INIT において最大発行幅で実行 し,その時のサイクル数を計測する.これを目標実行サイ クル数とする.そして,状態 SEARCH へ移行する.状態 SEARCH で発行幅を変動させて  $|ER| < \gamma$  を満たす最小 の発行幅 iw を探す.見つかった場合は,状態 STABLE に 移行し,以下のように発行幅を制御する.

- |*ER*| < *ϵ* の場合,状態が安定しているとし,何もせず に状態 STABLE にとどまる.
- |*ER*| ≥ ϵ となった場合, 誤差が大きいと判断し, 状態 INIT に戻る.

また,状態 STABLE にとどまるインターバル数には,上限 N<sub>max</sub> を設ける.この理由は,状態 INIT で目標実行サイクル数を取得したときと最大発行幅での性能が大きく変わっている可能性があり,新たな目標サイクル数を取得する必要があるためである.以下の節で,状態ごとに詳しく説明する.

#### 4.2.1 INIT

この状態は,最大発行幅での実行サイクル数を取得する ための状態である.この状態での実行サイクル数を目標実 行サイクル数としている.最大発行幅で実行し,*C<sub>IW</sub>*を得 て,次のインターバルで状態 SEARCH に遷移する.

## 4.2.2 SEARCH

この状態は最大発行幅での実行時に十分近い性能となる 最小の発行幅 *iw* を探すことを目的としている.状態 INIT で取得した最大発行幅での実行時の IPC(整数に切り下げ る)を初期値とし,2分探索により *iw* を見つける.



図7 発行幅の探索範囲とその意味

図7に示すように、適している可能性のある最小の 発行幅を $iw_{lower}$ 、性能低下が十分小さいとわかっている 最小の発行幅を $iw_{higher}$ とし、 $iw_{higher}$ を候補としつつ  $iw_{lower} \leq iw < iw_{higher}$ の範囲でより適した発行幅を探索 する.

*iwlower* と *iwhigher* の初期値を,以下のように定める.

- *iw<sub>lower</sub>*: 状態 INIT で取得した IPC の小数点以下を切り捨てた *max*([*IPC*],1). これを下限とする理由は, 適した発行幅が IPC 未満であることはなく,発行幅 を IPC より小さくすると必ず性能が低下するためで ある.
- *iw<sub>higher</sub>*:最大発行幅 *IW* に1を加えた *IW* +1. +1 としているのは、状態 INIT で実行した時と適した発 行幅が変わってることにより、適した発行幅を発見で きなかった場合にそれを検出するための番兵として働 くためである.

以下のように、2分探索により最適な発行幅を探す.

まず,探索範囲の中間となる $\left\lfloor \frac{iw_{lower}+iw_{higher}}{2} \right\rfloor$ を発行幅 iwとして実行する.そして,インターバルの終了時に ER を計算し, $|ER| < \gamma$ を満たしているかをチェックする. それに応じて以下のように  $iw_{lower}$  と  $iw_{higher}$  を更新する (図 8 参照).

- |*ER*| < γ の場合</li>
  *iw* での性能低下が十分小さいと判断して,図 8(a) に
  示すように *iw* を新たな *iw<sub>higher</sub>* とする.
- |ER| ≥ γ の場合
  *iw* が適した発行幅ではないと判断して,図 8(b) に示
  すように *iw*+1 を適している可能性のある最小の発行
  幅とする.すなわち, *iw*+1 を新たな *iwlower* とする.

*iw<sub>lower</sub>* と *iw<sub>higher</sub>* の更新後,それらの値に応じて,以 下のように次のインターバルの状態を決定する.

- *iw<sub>lower</sub>* ≠ *iw<sub>higher</sub>* の場合 探索が完了していないため、状態 SEARCH にとど まり、前述したように *iw<sub>lower</sub>* または *iw<sub>higher</sub>* を更新 する.
- *iw*<sub>lower</sub> = *iw*<sub>higher</sub>の場合 探索が完了したため, *iw*<sub>lower</sub>(= *iw*<sub>higher</sub>)の値に応じ て以下のように状態を遷移する.
- *iwlower* ≤ *IW* の場合 適した発行幅が見つかったと判断して, *iwlower* を発 行幅として状態 STABLE に遷移する.



適した発行幅が見つからなかったと判断して,状態

-  $iw_{lower} > IW$ の場合

INIT に遷移する.

(b) 適した発行幅でないと判断した場合

図 8 状態 SEARCH での発行幅の 2 分探索

## 4.2.3 STABLE

この状態では,最大発行幅での実行時に近い性能を保ち つつ低い発行幅を保つことを目的とする.このために,以 下のように動作する.

- |*ER*| < *ϵ* である場合,発行幅が適切と判断して,状態
  SEARCH にとどまる.
- |*ER*| ≥ *ϵ* である場合,発行幅の制御を失敗していると
  判断して,状態 INIT に遷移する.
- 例外的な措置として、状態 STABLE にとどまっているインターバル数が、閾値 N<sub>MAX</sub> に達した場合、INIT で定めた目標性能が変化している可能性があるとして、INIT に戻る.

## 4.3 基本方式における問題

4.2 節で述べた基本方式を予備評価したところ,性能低 下は小さく抑えられるが,発行幅削減率が小さいという問 題があることがわかった.これは,以下の2つのことが原 因と考えられる.

- 状態 STABLE での発行幅削減率が大きな性能低下を 起こさない最小の固定発行幅で実行した場合ほど大き くできていない.
- IPCの短時間の大きな変動が頻発し、状態 STABLE にとどまることができない

後者については以下の項で詳しく述べる.

#### 4.3.1 IPC の短時間の大きな変動による性能低下

インターバルごとの IPC の変動を計測したところ,一部 のベンチマークで短い周期で一時的に大きな IPC の変動 を起こしていた.高頻度で一時的な IPC 変動が明確に現 れた leela と roms における IPC の変動を図 9 に示す.こ の変動は 10 万命令単位の周期のループの一部の IPC が, 他の部分と異なっていることによる.

このような一時的な変動に対して、発行幅制御が失敗し ていると判断し、すぐに状態 INIT に戻るのではなく、状 態 STABLE にとどまり、変動が元に戻るまで待つことが 有益である.基本方式では即座に状態 INIT に戻り最大発 行幅で実行するので、発行幅削減率の低下を引き起こす. また、状態 SEARCH では適した発行幅の探索の過程で、 適した発行幅が  $max([IPC_{INIT}], 1)$  でない限り 1 度以上 小さすぎる発行幅で実行するため、これにより性能低下も 引き起こす.ここで、 $IPC_{INIT}$  は INIT での IPC である.

![](_page_4_Figure_4.jpeg)

![](_page_4_Figure_5.jpeg)

![](_page_4_Figure_6.jpeg)

図9 短期的な IPC の変動

#### 4.4 基本方式における問題への対処

基本方式における発行幅を大きく削減できないという問

![](_page_4_Figure_11.jpeg)

![](_page_4_Figure_12.jpeg)

題を解決するため,以下の2つの制御を導入した.

- 状態 STABLE において,投機的に発行幅を削減する
- 状態 STABLE において, 誤差率が一定インターバル 数連続してしきい値を超えた場合に状態 INIT に戻る.
   以下でそれぞれについて述べる.

#### 4.4.1 投機発行幅削減

基本方式において,発行幅削減率を十分大きくするため には状態 STABLE での発行幅を削減する必要があるが, ER の値を用いて単純に削減しようとすると,以下の2つ の要因により,状態 STABLE から INIT に遷移しやすく なってしまう.

- 必要最小限の発行幅より大きい発行幅で実行しても性能はほぼ変化せず、必要最小限の発行幅より大きい発行幅となっているかの判別が困難である
- 必要最低限の発行幅を下回ると性能が大きく低下し、 状態 STABLE から外れる

これらの問題の発生を避けて IPC の低下を抑えつつ発行 幅を削減するために, |*ER*| が小さい場合に投機的に発行 幅を削減し,性能低下が起こってしまった場合は発行幅を 戻すという方法を導入する.

具体的な実装方法としては,|*ER*| が十分小さい場合に投 機的に発行幅の削減を試みるための内部的な有限状態機械 を追加して発行幅を削減できるようにする.

この有限状態機械の状態は次のようなものである. 状態 遷移を図 10 に示す.

- NORMAL:平常状態. |*ER*| < βなら誤差が小さく,発行幅を削減しても性能が低下しない可能性があると判断し,発行幅を1削減して状態 THROTTLING に移行する.</li>
- THROTTLING:投機的に発行幅を削減している状態.  $|ER| < \gamma$  なら投機的発行幅削減に成功したものとし て発行幅をそのままとし、そうでないなら失敗したも のとして発行幅を元に戻す.また、どちらの場合でも 状態 REFRACTORY\_PERIOD に移行する.
- REFRACTORY\_RERIOD:発行幅削減をしばらく行

わない状態.この状態に入ってから規定のインターバル数が経過すると状態 NORMAL に遷移する.

なお,上位状態 STABLE の内部状態としての初期状態は REFRACTORY\_RERIOD とした.これは,状態 SEARCH で探った適した発行幅からすぐに変更することが適してい ないと考えたためである.

## 4.4.2 状態 STABLE での一定インターバルの停留

4.3.1 節で述べたように,一時的な IPC 変動に対して基本方式では,状態 STABLE にとどまれば性能低下を抑えつつ発行幅削減ができたにもかかわらず状態 STABLE から状態 INIT に出てしまう.

そこで  $|ER| \ge \epsilon$ となり誤差が大きくなってしまってい ると判断しても、その状態であるインターバルが一定イン ターバル数連続しない限り一時的な変動によるものである 可能性があると判断し状態 INIT に遷移せず状態 STABLE にとどまることとする.ただし、投機的発行幅削減を行っ ている場合であって、内部状態が THROTTLING の場合 は上述した一定インターバル数には含めない.この状態 は、投機的に発行幅を削減している状態であるため、適し た発行幅とは必ずしも言えないからである.この制御は具 体的には以下のようなものである.

|*ER*| ≥ *ϵ* である場合,発行幅の制御が適切でない可能 性があると判断して,このような誤差を持つ連続したイン ターバル数をカウントする.このカウント数に応じて以下 の判断を行う.

- カウント数が閾値 N<sub>hold</sub> 未満の場合,一時的な IPC 変 動によるものである可能性があると判断して,状態 STABLE にとどまる.
- カウント数が閾値 N<sub>hold</sub> 以上の場合,一時的な IPC 変 動によるものではなく発行幅制御が適切でないと判断 して,状態 INIT に遷移する.

## 5. 評価

## 5.1 評価環境

提案手法を SimpleScalar ver.3.0 [13] をベースに修正し たシミュレータを用いて評価した.ベンチマークに使用し た命令セットは Alpha である.ベンチマークには SPEC CPU 2017を用いた.入力には refspeed データセットを用 い,先頭の 16B 命令をスキップしてその後の 100M 命令を 評価した.プロセッサ構成は Intel Skylake をベースとし た構成とした.表3にプロセッサ構成を示す.

## 5.2 評価パラメータ

許容できる性能低下の上限を5%として,最適なパラメータを探索し,決定した.決定したパラメータを表4に示す.

#### 5.3 評価モデル

評価した4種類のプロセッサ・モデルを示す.

- BASE: 提案手法を用いないモデル
- 提案手法:提案手法を用いるモデル
- FIXED\_SEPARATE: 固定した発行幅に制限するモデル.ただし、各ベンチマークについて、性能低下が 5%以下になる最小の発行幅に制限する.
- FIXED\_WHOLE: 固定した発行幅に制限するモデル.ただし、全ベンチマーク平均での性能低下が5%以下になる最小の発行幅である4に固定する.

#### 5.4 評価結果

図 11 に各ベンチマークにおける最大発行幅での IPC に 対する相対 IPC を,図 12 に各ベンチマークにおける平均 発行幅を,図 14 にこれらをそれぞれの軸にとった散布図 (平均のみ)を示す.そして,図 13 に各ベンチマークでの 提案手法での実行時の各状態にとどまったサイクル数の割 合を示す.

図 11 よりわかるように,提案手法では, cam4 や lbm で は性能低下が 10%前後と大きくなっているものの,平均で の性能低下は 4.8%と抑えられている.また,図 12 からわ かるように,ほとんどのベンチマークで発行幅を約4にま で削減できている (平均削減率:49.5%).

FIXED\_SEPARATE と比較すると、平均で IPC 低下は 2.1%に対して 4.8%とわずかに劣っているものの, 発行幅 削減率は FIXED\_SEPARATE で 48.7% に対して 49.5%と ほぼ同等である. また,図 12より FIXED\_SEPARATE に 対して xalancbmk と cam4, そして pop2 では発行幅削減 率が大きくなっており, leela や omnetpp では発行幅削減 率が比較的小さくなっている.このことより, cam4 での 大きな性能低下は制御によって適した発行幅に到達できず 発行幅を小さくしすぎたことが原因といえる. また, lbm については発行幅の大きな差がなかったことから制御がう まくいかず発行幅が適した発行幅の上下にほぼ均等な割合 で変動し、発行幅の削減なしに性能低下が大きくなってい ると考えられる.また,比較的発行幅削減率が小さかった leela や omnetpp に関しては,図 13 を見ると状態 STABLE の割合が小さくなっており、安定して状態 STABLE にと どまることができずに制御によるオーバーヘッドが大きく なっていたためと考えられる.

また, FIXED\_SEPARATE と比べて INT では性能低下 が小さく,発行幅が大きくなっている場合が多く,FP で は性能低下が大きく,発行幅が小さくなる場合が多いとい う傾向がある.この原因は判明していないものの,主に使 用する機能ユニットの数とその種類の数が違うことにより 発行幅を小さくした際の影響の出やすさが原因の1つとし て考えられる.

また, FIXED\_WHOLE と比較すると平均では発行幅削 減率では FIXED\_WHOLE の 50.0%に対して 49.5%とどち らもほぼ変わらず, IPC 低下も FIXED\_WHOLE の 4.7%に \_

\_

Pipeline width	8-instruction wide for each of fetch, decode, issue, and commit							
Reorder buffer	224 entries							
IQ	97 entries							
Load/store queue	97 entries							
Physical registers	224(int) + 224(fp)							
Branch prediction	Branch prediction 12-bit history 4K-entry PHT gshare, 2K-set 4-way BTB, 10-cycle misprediction penalty							
Function unit	Function unit 4 iALU, 2 iMULT/DIV, 2 Ld/St, 2 fpALU, 2 fpMULT							
L1 I-cache	L1 I-cache 32KB, 8-way, 64B line							
L1 D-cache	32KB, 8-way, 64B line, 2 ports, 2-cycle hit latency, non-blocking							
L2 cache	L2 cache 2MB, 16-way, 64B line, 12-cycle hit latency							
Main memory	300-cycle min. latency, 8B/cycle bandwidth							
Prefetch	stream-based, 32-stream tracked, 16-line distance, 2-line degree, prefetch to L2 cache							
表 3 プロセッサの構成								
ε	状態 STABLE に発行幅を変動させずとどまる性能の誤差率の絶対値の上限	0.15						
$\gamma$	状態 SEARCH で性能の誤差率が十分小さいとみなす誤差率の絶対値の上限	0.13						
β	状態 STABLE で誤差が十分小さいとし投機的発行幅削減をする性能の誤差率の絶対値の上限							
インターバルの命令数		10000						
N <sub>MAX</sub>	状態 STABLE にとどまる最大のインターバル数	1000						
NREFRACTORY	状態 STABLE での投機的実行を停止するインターバル数	10						
Nhold	$ER$ が $\epsilon$ で区切られた範囲から外れても状態 STABLE にとどまる連続したインターバル数の上限	5						
表 4 パラメータ構成								

対し 4.8%と変わらない. しかし, IPC 低下率が最大のベ ンチマークでは imagic の 24.6%に対し, lbm の 10.5%であ り,大きく勝っている. このことから, FIXED\_WHOLE では一部のベンチマークで大きく性能を低下させてしまう 一方,提案手法ではオーバーヘッドこそあるものの事前情 報なしに適切な発行幅を選択できていると言える.

![](_page_6_Figure_4.jpeg)

![](_page_6_Figure_5.jpeg)

図 11 発行幅を削減しなかった場合に対する相対 IPC

![](_page_6_Figure_7.jpeg)

本節では各改善手法の効果を評価する.

![](_page_7_Figure_1.jpeg)

(b) FP

図 13 提案手法での各状態にとどまったサイクル数の割合

![](_page_7_Figure_4.jpeg)

図 14 発行幅を削減しなかった場合に対する相対 IPC と最大発行 幅の平均の散布図

以下の4モデルを評価した.

- NONE: 提案手法においてどの改善手法も用いないモデル
- HOLD: 状態 STABLE での一定インターバルの停留 のみを用いるモデル
- SPEC\_REDUCTION: 投機的発行幅削減のみを用 いるモデル
- FULL: 改善手法を両方用いるモデル

評価する各モデルについての最大発行幅での実行時に対 する相対 IPC を図 15 に、平均発行幅を図 16 に、これら 2 つの関係を示す散布図を図 18 に示す.また、各モデル それぞれの各状態で実行したサイクル数の割合の平均を 図 17 に示す.

2つの改善手法のうち、状態 STABLE での一定インター バルの停留を行うようにした HOLD では, NONE と比べ て平均の発行幅削減率は 43.8%と変わらないものの性能低 下は 4.8%から 3.0%と大きく抑えられている. これは図 17 よりわかるように状態 STABLE の割合が高くなっている からである.目的通り短い周期で状態 STABLE を離れる ことを防いでおり、それにより性能低下を抑えていると考 えられる.また、これにより NONE では 31.4%と非常に 大きな性能低下を起こしていた lbm についても 2.9%まで 大幅に性能低下が抑えられている。また、最大の性能低下 (xalancbmk) も 5.7%に抑えられている. なお, 4.3.1 節で 短時間の大きな変動が明確に現れたとして例示した leela で,NONE でも性能低下を起こしておらず,HOLD での性 能改善も起きていないのは, IPC の短時間の上昇が起こっ ていない時に合わせて発行幅が削減され、短時間の上昇が 起こらなくなったことが原因と考えられる.

一方,投機的発行幅削減を行った SPEC\_REDUCTION では,NONE と比べて発行幅削減率が 44.7%とほぼ向上 していないにもかかわらず,性能低下は 5.3%と増加して しまっており,成功していない.ただし,同様に投機的発 行幅削減を行っている FULL においては,HOLD と比べ て性能低下が 3.0%から 4.7%と大きくなるものの発行幅削 減率は 43.8%から 49.1%と拡大できている.この改善の理 由は,FULL では,状態 STABLE に長くとどまることに あると思われる.図 17 よりわかるように HOLD や FULL では状態 STABLE の割合が高く長い間状態 STABLE に とどまっているが,NONE や SPEC\_REDUCTION では STABLE の割合が低く,INIT の 10 倍程度しかないため 短い周期で離れてしまっていることがわかる.

このことから,投機的発行幅削減は発行幅の削減につな がるものの,状態 STABLE にとどまる長さが短いと削減 の効果が得られる前に状態 STABLE を離れてしまうこと になり,その結果,SPEC\_REDUCTION では発行幅削減 率が増加せず,性能低下というデメリットのみが現れてし まったと考えられる.

![](_page_8_Figure_1.jpeg)

(b) FP

図 15 改善手法の適用段階ごとの最大発行幅での実行時に対する相 対 IPC

![](_page_8_Figure_4.jpeg)

図 16 改善手法の適用段階ごとの平均発行幅

![](_page_8_Figure_7.jpeg)

図 17 改善手法の適用段階ごとの各状態にとどまったサイクル数の 割合

![](_page_8_Figure_9.jpeg)

図 18 改善手法の適用についての平均発行幅と相対 IPC の関係

## 6. まとめ

LSI は,温度が高いほど劣化が起きやすくなる.電力密 度が高い場所は,周辺より温度が高くなるため,故障を起 こしやすくなる.このため,そのような場所の消費電力を 削減する必要がある.

マイクロプロセッサにおいて,このような回路の1つに, IQ がある.現在のプロセッサでは性能を向上させるため に IQ の発行幅が大きくなる傾向があるが,プログラムの 命令レベル並列性は常に発行幅を埋めるほど安定して大き くないため,使用される発行幅は平均的にはあまり大きく ない.そのため,発行幅を制限し,使用しない回路をゲー ティングすることにより消費電力を削減できる.本研究で は,そのための方法として,性能を大きく低下させること なく発行幅を制限するための制御法について提案した.

SimpleScalar をベースとしたシミュレータによって,提 案手法による IPC への影響と発行幅の削減率を評価した. その結果,提案手法によって SPEC CPU 2017 ベンチマー クにおいて平均 4.7%の性能低下で発行幅を 49.1%削減す ることができた.

#### 参考文献

- Weste, N. H. E. and Harris, D. M.: CMOS VLSI Design: A Circuits and Systems Perspective, fourth edition, Addition Wesley (2010).
- $\label{eq:monsteady} [2] \qquad \text{Monsieur, F., Vincent, E., Roy, D., Bruyre, S.,}$

Pananakakis, G. and Ghibaudo, G.: Time to breakdown and voltage to breakdown modeling for ultra-thin oxides (Tox<32Å), *Proceedings of the 2001 IEEE International Integrated Reliability Workshop*, pp. 20–25, (2001).

- [3] Khan, S. and Hamdioui, S.: Temperature Dependence of NBTI Induced Delay, *Proceedings of the 2010 IEEE* 16th International On-Line Testing Symposium, pp. 15–20 (2010).
- Black, J.: Electromigration-A brief survey and some recent results, *IEEE Transactions on Electron Devices*, Vol. ED-16, No. 4, pp. 338–347. (1969).
- [5] Viswanath, R., Wakharkar, V., Watwe, A. and Lebonheur, V.: Thermal performance challenges from silicon to systems, *Intel Technology Journal*, Vol. 4, No. 3, p. 116 (2000).
- [6] Homayoun, H., Sasan, A., Gaudiot, J. and Veidenbaum, A.: Reducing Power in All Major CAM and SRAM-Based Processor Units via Centralized, Dynamic Resource Size Management, *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, Vol. 19, No. 11, pp. 2081–2094 (2011).
- [7] Hu, Z., Buyuktosunoglu, A., Srinivasan, V., Zyuban, V., Jacobson, H. and Bose, P.: Microarchitectural techniques for power gating of execution units, *Proceedings* of the 2004 International Symposium on Low Power Electronics and Design, pp. 32–37 (2004).
- [8] Ponomarev, D., Kucuk, G. and Ghose, K.: Reducing Power Requirements of Instruction Scheduling Through Dynamic Allocation of Multiple Datapath Resources, Proceedings of the 34th Annual ACM/IEEE International Symposium on Microarchitecture, pp. 90–101 (2001).
- [9] Folegnani, D. and González, A.: Energy-effective Issue Logic, Proceedings of the 28th Annual International Symposium on Computer Architecture, pp. 230– 239 (2001).
- [10] Yamaguchi, K., Kora, Y. and Ando, H.: Evaluation of Issue Queue Delay: Banking Tag RAM and Identifying Correct Critical Path, *Proceedings of the 29th International Conference on Computer Design*, pp. 313–319 (2011).
- [11] Yamaguchi, K., Kora, Y. and Ando, H.: Delay Evaluation of Issue Queue in Superscalar Processors with Banking Tag RAM and Correct Critical Path Identification, *IEICE Transactions on Information and Systems*, Vol. E95-D, No. 9, pp. 2235–2246 (2012).
- [12] Goshima, M.: Research on High-Speed Instruction Scheduling Logic for Out-of-Order ILP Processor, PhD Thesis, Kyoto University (2004).
- [13] http://www.simplescalar.com/.