Sparse Robust Deep Autoencoderを用いた心電図外れ値検出器のハードウェア向けモデル圧縮手法について

• Item type: SIG Technical Reports(1)
• 公開日: 2020-11-10
• タイトル: Sparse Robust Deep Autoencoderを用いた心電図外れ値検出器のハードウェア向けモデル圧縮手法について
• タイトル / 言語: en
• タイトル: Model Compression for ECG Signals Outlier Detection Hardware trained by Sparse Robust Deep Autoencoder
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: FPGA応用
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学工学院情報通信系
• 著者所属: 東京工業大学工学院情報通信系
• 著者所属: 東京工業大学工学院情報通信系
• 著者所属(英): en
• 著者所属(英): School of Engineering, Department of Information and Communications Engineering, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): School of Engineering, Department of Information and Communications Engineering, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): School of Engineering, Department of Information and Communications Engineering, Tokyo Institute of Technology
• 著者名: 曽我, 尚人; 佐藤, 真平; 中原, 啓貴
• 著者名(英): Naoto, Soga; Shimpei, Sato; Hiroki, Nakahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，心電図を日常生活の中で記録できるように携帯型の心電図計やウェアラブルデバイスが普及し始めている．これらの測定機器から得られた心電図データを，深層学習を含む機械学習を用いて自動解析する研究が盛んに行われている. しかし, 通常の深層学習のモデルはパラメータ数が膨大であり，携帯型のハードウェアへの実装に適さない．本研究では，小型の組み込み機器に，ニューラルネットワークをベースとした Autoencoder による心電図の外れ値検出器を実装する方法を提案する．本研究では，教師データ無しで学習できる Robust Deep Autoencoder を用いて外れ値検出器の学習を行った．その際にスパース化を行い，重みパラメータ数の削減を行った．さらに，固定小数点化，weight sharing を適用し，精度を維持したまま重みパラメータ容量を 96% 削減できることを示した．Autoencoder を FPGA 上に実装して実行時間，消費電力の測定を行い，CPU に比 べて 12 倍高速かつ 106 倍の電力効率で動作することを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Advancements in portable electrocardiographs have allowed electrocardiogram (ECG) signals to be recorded in everyday life. Machine-learning techniques, including deep learning, have been used in numerous studies to analyze ECG signals because they exhibit superior performance to conventional methods. However, deep-learning based models often have too many parameters to implement on mobile hardware, its amount of hardware is too large and dissipates much power consumption. We propose a design flow to implement the outlier detector using an autoencoder on a low-end FPGA. To shorten the preparation time of ECG data used in training an autoencoder, an unsupervised learning technique is applied. Additionally, to minimize the volume of the weight parameters, a weight sparseness technique is applied. Also, all the parameters are converted into fixed-point values, and weight sharing technique was applied to further reduce the weight parameter volume. We implemented the autoencoder on a Digilent Inc. ZedBoard and compared the results with those for the ARM mobile CPU for a built-in device. The results indicated that our FPGA implementation of the outlier detector was 12 times faster and 106 times more energy-efficient.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2020-SLDM-192, 号 8, p. 1-6, 発行日 2020-11-10
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会