FDSOIプロセスにおけるガードゲート構造を用いたフリップフロップのソフトエラー耐性の実測評価

• Item type: Symposium(1)
• 公開日: 2020-08-31
• タイトル: FDSOIプロセスにおけるガードゲート構造を用いたフリップフロップのソフトエラー耐性の実測評価
• タイトル / 言語: en
• タイトル: Evalution of Soft Error Tolerance by Flip-Flop Using Guard Gate Structure in FDSOI Process
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 信頼性
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者名: 記伊, 智也; 榎原, 光則; 古田, 潤; 小林, 和淑
• 著者名(英): Tomoya, Kii; Mitsunori, Ebara; Jun, Furuta; Kazutoshi, Kobayashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 集積回路の微細化に伴い，信頼性の低下が問題になっている．その要因の一つがソフトエラーである．FDSOI プロセスではスタック構造がソフトエラーに強い．耐ソフトエラー FF としてスタック構造を用いた ALLSTACKEDFF が挙げられるが，一般的な DFF である TGFF と比べ遅延時間が 76%，面積が 24% 大きい．C-element と遅延素子を用いたガードゲート構造はソフトエラーに強靭である．本稿では，ガードゲート構造を用いた回路である FRADFF を提案する．FRADFF は ALLSTACKEDFF と比べ遅延時間が 39%，面積が 10%小 さい．65nm プロセスで試作した TGFF と ALLSTACKEDFF，FRADFF を重イオン照射によりソフトエラー耐性を評価した．Kr 照射結果より，ALLSTACKEDFF は発生したエラー数が最大で 1 個に対して，FRADFF は TGFF と比べエラー率が 1/3 に低減できたが，発生したエラー数は最大で 100 個以上になった．FRADFF は ALLSTACKEDFF と比べ十分なソフトエラー耐性を持たないことが判明した．しかし，FRADFF はガードゲート構造に遅延素子を追加することで，ソフトエラー耐性が向上する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: With the miniaturization of semiconductor chips, deterioration of reliability become a problem. One of the factors is the soft error. There is a stack structure that is strong against soft errors in FDSOI process. ALLSTACKEDFF that uses the stack structure is a radiation-hard FF, but its delay time and area are 76% and 24% larger than TGFF. The guard gate structure using the C-element and a delay element is strong against soft errors. In this paper, we propose FRADFF, which utilize a guard gate structure. The delay time and area of FRADFF are 39% and 10% smaller than ALLSTACKEDFF. Soft error resistance of those FFs fabricated in a 65 nm FDSOI process was evaluated by heavy ion irradiation. Based on the result of Kr irradiation, the error rate of ALLSTACKEDFF was 1 at the maximum while the error rate of FRADFF was 1/3 of TGFF, but the error rate becomes 100 or more at the maximum by high-LET heavy ions. It is because FRADFF does not have sufficient soft error tolerance compared with ALLSTACKEDFF. However, the soft error resistance of FRADFF can be improved by adding more delay elements in the guard gate structure.
• 書誌情報: DAシンポジウム2020論文集; 巻 2020, p. 116-121, 発行日 2020-08-31
• 出版者 / 言語: ja
• 出版者: 情報処理学会