3次元積層型へテロジニアスプロセッサのためのシミュレータ開発とその応用

• Item type: SIG Technical Reports(1)
• 公開日: 2020-02-20
• タイトル: 3次元積層型へテロジニアスプロセッサのためのシミュレータ開発とその応用
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: システムソフトウェア
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者名: 小島, 拓也; 池添, 剋治; 天野, 英晴
• 著者名(英): Takuya, Kojima; Takeharu, Ikezoe; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，IoT デバイスや組み込み機器で要求される機能，性能，インターフェースが多様化している．これを，単一の SoC (System On a Chip) で満たすのはコストの観点から現実的ではない．そこで，複数のチップを LSI の 3 次元積層技術を用いてシステムを構築する SiP (System In a Package) が注目されている．なかでも，TCI (Thru-Chip Interface) はチップ間で無線通信を可能とする技術であり，積層のためのコストが小さい．TCI を用いることでホストプロセッサに加えて電力効率に優れるアクセラレータコアを 3 次元的に積層し，協調動作させることで用途に応じて多種多様なシステムを提供することができる．こうしたシステムの性能を評価する際に Verilog をはじめとするハードウェア記述言語を用いたシミュレーションを用いると所要時間が長く，また，メモリバンド幅などのシステム構成を変更して評価を行うのが容易ではなかった．そこで，本研究では MIPS R3000 互換プロセッサをホストプロセッサとするサイクルアキュートなシミュレータを開発し，柔軟なシステムの評価を可能にした．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2020-SLDM-191, 号 15, p. 1-6, 発行日 2020-02-20
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会