近似乗算器最適化へのアプローチ

• Item type: SIG Technical Reports(1)
• 公開日: 2020-01-15
• タイトル: 近似乗算器最適化へのアプローチ
• タイトル / 言語: en
• タイトル: An Approach to Approximate Multiplier Optimization
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路設計・最適化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院工学系研究科
• 著者所属: 東京大学大学院工学系研究科
• 著者所属: 東京大学大学院工学系研究科
• 著者所属(英): en
• 著者所属(英): EEIS, University of Tokyo
• 著者所属(英): en
• 著者所属(英): EEIS, University of Tokyo
• 著者所属(英): en
• 著者所属(英): EEIS, University of Tokyo
• 著者名: 張, 新培; Amir, Masoud Gharehbaghi; 藤田, 昌宏
• 著者名(英): Xinpei, Zhang; Amir, Masoud Gharehbaghi; Masahiro, Fujita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本研究では手動で最適化された乗算回路の内部信号を利用することによって近似乗算器を最適化する手法を提案する．本論文では，手設計で設計された様々な乗算器と，必要な内部信号の様々な利用方法を考盧したいくつかの実験結果を紹介する．提案手法ではパブリックな論理合成ツールである ABC で合成された乗算器と比べてゲート数が 3 分の 1 に小さくなる回路を合成することが可能である．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper gives an approach to approximate multiplier optimization by using intermediate signals in manually optimized multiplier designs. It introduces several experimental results considering different manually designed multipliers and different methods of utilizing necessary intermediate signals. The proposed method can generate circuits with 3 times smaller in gate counts compared with a multiplier generated by a public logic synthesis tool, ABC.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2020-SLDM-190, 号 36, p. 1-6, 発行日 2020-01-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会