オンライン逐次学習による教師なし異常検知コアの面積性能評価

• Item type: SIG Technical Reports(1)
• 公開日: 2019-01-23
• タイトル: オンライン逐次学習による教師なし異常検知コアの面積性能評価
• タイトル / 言語: en
• タイトル: Area and Performance Evaluations of Online Sequential Learning and Unsupervised Anomaly Detection Core
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: FPGAシステム
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学理工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者名: 井坪, 知也; 塚田, 峰登; 松谷, 宏紀
• 著者名(英): Tomoya, Itsubo; Mineto, Tsukada; Hiroki, Matsutani
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: IoT 機器の普及によってエッジデバイスにおける異常検知の需要が高まっている．実世界では正常パターンが変動することがあり，そのような場合異常検知モデルの構築に使用した教師データと実際の正常パターンとの間の乖離が問題となる．このための解決策として，エッジデバイス上で異常検知モデルを学習するオンデバイス学習の利用が考えられる．しかし，デバイスで学習を行うためにはデバイスの面積等のコストの制約を満たさなければならない．本論文ではオンデバイス学習のために逐次学習アルゴリズム OS - ELM (Onlene Sequential Extreme Learning Machine) を基にした異常検知器を採用するが，IoT 機器を前提にオンデバイス学習を行うには面積等のコスト制約がシビアである．本論文では，オンデバイス学習器の設計空間探索を目的として，固定小数の bit 幅を変えた場合，除算器を bit シフトを用いて作成した場合と Newton 法を利用して作成した場合，演算器の使用回数を変化させた場合について Verilog HDL で実装し，評価を行うことで面積と実行時間，スループットのトレードオフを明らかにした．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2019-SLDM-186, 号 15, p. 1-6, 発行日 2019-01-23
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会