Item type |
SIG Technical Reports(1) |
公開日 |
2018-09-20 |
タイトル |
|
|
タイトル |
機械学習を用いたSCM主記憶向けプリフェッチ制御方式 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
最適化と性能評価 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
(株)東芝研究開発センターコンピュータアーキテクチャ・セキュリティラボラトリー |
著者所属 |
|
|
|
(株)東芝研究開発センターコンピュータアーキテクチャ・セキュリティラボラトリー |
著者所属 |
|
|
|
(株)東芝研究開発センターコンピュータアーキテクチャ・セキュリティラボラトリー |
著者所属 |
|
|
|
(株)東芝研究開発センターコンピュータアーキテクチャ・セキュリティラボラトリー |
著者名 |
肥塚, 真由子
城田, 祐介
白井, 智
金井, 達徳
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
HPC システムでは大規模データ処理においてストレージクラスメモリ (SCM) に対する期待が高まっている.SCM は DRAM を凌ぐ高集積化が可能であり待機電力が低い一方で,DRAM よりは低速でアクセス時の動的電力が高い特性を持つ.そのため,アプリケーションのメモリアクセス特性に応じて,DRAM と SCM を適応的に使い分ける階層制御や SCM 主記憶向けの電力効率の良いプリフェッチ制御を行い,SCM の高速性と省電力性を引き出す必要があり,メモリ制御が複雑化するため最適なメモリ制御方式を決定することは難しい.本研究では,システムレベルの時系列パフォーマンスデータをもとに機械学習を用いて最適なメモリ制御を予測可能にするフレームワークを提案する.本稿では,提案フレームワークをプリフェッチ制御に適用し,電力効率の良いプリフェッチ制御の実現可能性を評価した.その結果,コンピュータシステムドメイン知識を反映した予測モデルが自動生成され,高速で正確なリアルタイム制御ができる可能性があることを確認した. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10463942 |
書誌情報 |
研究報告ハイパフォーマンスコンピューティング(HPC)
巻 2018-HPC-166,
号 15,
p. 1-7,
発行日 2018-09-20
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8841 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |