# 複数電源ドメインの実行時電圧制御による CMOS LSIの消費エネルギー最小化

塩見 準<sup>1,a)</sup> 石原 亨<sup>1</sup> 小野寺 秀俊<sup>1</sup>

概要:電源電圧 (V<sub>DD</sub>) としきい値電圧 (V<sub>th</sub>) の動的な調節は集積回路のエネルギー効率を改善する有効な手法の1つで ある.本稿では、与えられた要求動作速度の下、同一クリティカルパス上に存在する2つの電源ドメインの消費エネル ギーを最適化する問題に関する議論を行う.従来手法ではこれらドメインのV<sub>DD</sub>のみが調整されていた一方、本稿では V<sub>DD</sub> と V<sub>th</sub> を同時に最適化する.単純な CMOS LSI の性能モデルに基づき、この最適化問題をランタイムに解くアル ゴリズムを提案する.65-nm SOTB プロセスを用いたシミュレーションにより提案手法の検証を行い、V<sub>DD</sub>のみ調整 する従来手法と比べて提案手法により最大 18% 消費エネルギーが改善することを述べる.

## 1. 序論

情報通信技術の急速な発展を背景に,LSIのエネルギー 効率改善が強く求められている.LSIのエネルギー効率改 善は,CO<sub>2</sub>排出力削減やモバイル機器のバッテリ駆動時間 の延長に繋がるため,エネルギー効率の良いLSIの設計手 法が長年研究されてきた.

電源電圧 ( $V_{DD}$ ) としきい値電圧 ( $V_{th}$ ) の動的調節技術は, LSI のエネルギー効率を改善する最も有効な手法の1つで ある [1–3].  $V_{DD}$  を下げることで対象回路の動的消費エネ ルギーを削減でき, $V_{th}$  を大きくすることでサブスレッショ ルドリーク電流に起因する静的消費エネルギーを削減する ことができる.他方,LSI の動作速度は $V_{DD}$  と $V_{th}$  に強く 依存するため,同一の動作速度を達成する $V_{DD}$  と $V_{th}$  の組 が無数に存在する.これら無数の組の中で,回路の総消費 エネルギー (動)消費エネルギーと静的消費エネルギーの 和) を最小化する  $V_{DD}$  と $V_{th}$  の最適な組が存在する.

本稿では、クリティカルパス上に2つの電源ドメインが 存在する LSI の消費エネルギーを最小化する電圧制御手法 を提案する. 文献 [4] によると、与えられた要求同速度の 下,消費エネルギーを最小化する V<sub>DD</sub> と V<sub>th</sub> の組は回路の 活性化率に強く依存して変化する.したがって,もし活性 化率が大きく異なる複数のマクロが LSI に搭載されている 場合,最適な VDD と Vth は各マクロで大きく異なる.例 えば、この関係はプロセッサにおいて典型的に見られる. オンチップメモリの活性化率は一般的なロジック回路の活 性化率と比較して非常に小さく,静的消費エネルギーがオ ンチップメモリの総消費エネルギーの大部分を占めてい る. したがって、メモリ回路の Vth と VDD をともに高く設 定することで、回路の動作速度を悪化させることなくオン チップメモリの総消費エネルギーを削減できる.以上の事 実は、プロセッサのロジック回路とメモリ回路に独立して 電圧制御技術を適用すべきであることを示唆している.

しかし,一般的にプロセッサのメモリ回路やロジック回路は同一のクリティカルパス上に存在するため,プロセッサの要求動作速度を守りながらすべての電源ドメインの

 $V_{DD}$  と $V_{th}$  を最適化する技術は自明ではない.また,これ ら最適な $V_{DD}$  と $V_{th}$  の組は,回路の活性化率,チップ温度, 経年劣化,要求動作速度に依存して動的に変動する [4].常 に LSI が最小の消費エネルギーで動作するためには, $V_{DD}$ と $V_{th}$  を動的に最適化する技術が必須である.本稿では, クリティカルパス上に存在する2つの電源ドメインの消費 エネルギーを最小化するランタイム $V_{DD}$ , $V_{th}$  スケーリン グ技術を提案する.

本稿の構成は以下の通りである.まず,第2章で関連研究と簡単な Motivational example を示す.第3章で2つ の電源ドメインをランタイムに最適化する電圧制御アルゴ リズムを述べる.第4章では,SOTB 65-nm プロセスを用 いた検証を行い,第5章で結論を述べる.

#### 2. 関連研究と Motivational Example

#### 2.1 関連研究

単一電源ドメインに対する VDD と Vth のランタイム最 適化技術に関する初期の研究の1つは Nomura らによる研 究である [5]. 文献 [4] では, 要求動作速度を満たしながら 消費エネルギーを最小化する V<sub>DD</sub> と V<sub>th</sub> で回路が動作し た場合,静的消費電力総消費電力の約 30% になることを解 析的に示している. この事実に基づき, [5] は V<sub>DD</sub> と V<sub>th</sub> をランタイムに最適化する単純な電圧制御アルゴリズムを 提案している.静的消費電力,総消費電力のモニタ回路が 対象チップに組み込まれ、モニタした電力の比が一定の比 (30%)になるよう V<sub>DD</sub> と V<sub>th</sub> をデルタ変調のように逐次 的に調節する技術を提案している. 文献 [5] と類似の技術 が [6] により提案されている.静的消費エネルギー,動的 消費エネルギー, チップ温度およびクリティカルパス遅延 を動的にモニタすることで、与えられた要求動作速度の下, 最適な VDD と Vth をランタイムに導出する電圧制御技術 が提案されている.文献 [4] が述べているように,最適な V<sub>DD</sub> と V<sub>th</sub> の組は回路の活性化率,チップ温度,要求動作 速度によって動的に変動する. 文献 [5,6] で提案された電 圧制御アルゴリズムを用いることで、動的に変動する最適 な電圧組を追跡でき,LSI が常に最小の消費エネルギーで 稼働することが可能になる.しかし、これらのアルゴリズ ムは複数電源ドメインの消費エネルギー最適化を対象とし

<sup>1</sup> 京都大学大学院情報学研究科

<sup>&</sup>lt;sup>a)</sup> shiomi-jun@i.kyoto-u.ac.jp

ていない.本稿では [5,6] と異なり,与えられた要求動作 速度の下,2つの電源ドメインの消費エネルギーをランタ イムに最小化する電圧スケーリング技術を提案する.

複数電源ドメインの消費エネルギー最適化手法に関し て述べられた初期の研究の1つは Usami らによる [7]. 文 献 [7] では,対象回路を2つの異なる電源電圧のドメイン に分解し,動作速度を悪化させることなく消費エネルギー を削減する Clustered-Voltage-Scaling (CVS) に関して述 べている.文献 [8,9] ではクリティカルパス上に存在する 複数のドメインの電源電圧を最適化するスケーリング手法 を提案している.単一の電源電圧で LSI を動作させた時と 比較して,独立電圧制御により最大57%の消費エネルギー 削減に成功している.しかし,既存研究では,V<sub>DD</sub> のみの 動的スケーリング技術が提案されている.既存研究と異な り、VDD と Vth の同時調節が省エネルギー動作の鍵である ことを示す. SOTB 65-nm プロセスを用いたシミュレー ションにより、V<sub>DD</sub>のみの動的スケーリングと比較して、 V<sub>DD</sub> と V<sub>th</sub> の動的な最適化により最大 18% の消費エネル ギー削減できることを示す.

#### 2.2 Motivational Example

単純なモデル回路を通して活性化率が異なる複数の電源 ドメインに対して独立して電圧スケーリングする重要性を 述べる.まず、与えられた要求動作速度の下、消費エネル ギーを最小化する最適な VDD と Vth が活性化率に依存する ことを示す. 対象とする回路は, SOTB 65-nm プロセスを 用いて設計されたファンアウト 4,50 段インバータチェイ ンである.対象回路に与えられた遅延制約が2nsであると きの消費エネルギーの変化を図1(a)に示す. インバータ チェインの活性化率がそれぞれ 10% および 0.1% の時の結 果を示している.10% および 0.1% の活性化率は,それぞ れプロセッサにおけるロジック回路およびメモリ回路を模 擬している. 横軸はトランジスタのしきい値電圧 (V<sub>th</sub>) で ある. ここで, 2 ns の遅延制約を守るために, V<sub>th</sub> の増大 とともに VDD も増大することに注意. 図の縦軸は回路の 1クロックサイクルあたりの消費エネルギーである。消費 エネルギーの値は、V<sub>th</sub> が 0.4 V の時の消費エネルギー値 で正規化されている.図1(a)は、メモリ回路の最適なV<sub>th</sub> はロジック回路の V<sub>th</sub> より大きいことを示している.これ は、メモリ回路の活性化率が極端に低いため、静的消費エ ネルギーがメモリ回路の消費エネルギーの大部分を占めて いるためである.したがって, Vth を高くすることでメモ リの総消費エネルギーを削減できる.以上の事実は、活性 化率に応じて異なる Vth をマクロに印加すべきであること を示唆している. 例えば、もし単純にロジック回路とメモ リ回路の V<sub>th</sub> を単一の 0.29 V に設定すると, ロジック回 路は+85%のエネルギーオーバーヘッドに直面する.

次に,動的な  $V_{DD}$  と  $V_{th}$  の調節が LSI の消費エネルギー 削減に重要であることを述べる.遅延制約が 2 ns から 10 ns に緩和され, $V_{DD}$  がスケーリングされた結果を図 1 (b) に 示す.各マクロの最適な  $V_{th}$  が緩和に応じて増大している. これは,遅延制約の緩和により対象回路が低電圧領域で動 作し,その結果静的消費エネルギーが総消費エネルギーの



図 1 (a) 2 ns 遅延制約, (b) 10 ns 遅延制約 に対するモデル回路の 消費エネルギー.

大半を占めるためである.したがって,各電圧ドメインの V<sub>th</sub>の調節が消費エネルギー改善に重要な役割を果たす. V<sub>th</sub>を2ns遅延制約で最適化した値で固定していると,図 1 (b)に示すように,ロジック回路とメモリ回路でそれぞ れ+36%と+44%のエネルギーオーバーヘッドが発生す る.したがって図1(b)は,既存のV<sub>DD</sub>のみを用いた多電 源ドメイン最適化手法と異なり,V<sub>th</sub>の動的な制御も省エ ネルギー動作に重要であることを示している.しかし,ロ ジック回路とメモリ回路は典型的には同一のクリティカル パスに存在するため,プロセッサの要求動作速度を守りな がら2つの回路のV<sub>DD</sub>とV<sub>th</sub>を最適化する手法は自明で はない.本稿では、与えられた要求動作速度の下、ランタ イムに2つの電源ドメインの消費エネルギーを最適化する 電圧制御技術を提案する.

## 複数電源ドメインのエネルギー最小化に向 けたランタイム電圧制御アルゴリズム

#### 3.1 問題設定

図 2 に示された回路の消費エネルギーを削減する問題を 考える.対象回路には 2 つの電源ドメインが存在する.そ れぞれのドメインはプロセッサのロジック回路とオンチッ プメモリ回路に対応する.一般的なプロセッサのロジッ ク回路には,エネルギー効率を改善するため,DC-DCコ ンバータが実装されている.一般的に,メモリ回路の電源 はロジック回路の電源と分離されている.本稿では,オン チップメモリのエネルギー効率を改善するため,異なる DC-DC コンバータがメモリ回路に取り付けられていると



図2 2つの電源ドメインを有する対象回路.

仮定する.2つの回路のしきい値電圧  $(V_{\text{th},1}, V_{\text{th},2})$  は基 板バイアス  $(V_{\text{BB},1}, V_{\text{BB},2})$ を調節することで変更可能であ る.例えば,[10]のような文献で単一電源で動作する低コ スト基板バイアス生成回路が提案されている.レベルコン バータ (LVC)が2つのドメイン間に挿入されている.以 降の解析では,簡単のため,図2に示した"Domain-1"お よび"Domain-2"のみを対象とし,周辺回路により生じる エネルギー・遅延オーバーヘッドは考慮しない.

本稿では、対象回路の2つの電源ドメインの遅延をそれ ぞれ $d_i$ とする.ここで、添え字iは電源ドメインを識別す るパラメータである (i = 1, 2).簡単のため、クリティカル パス遅延が $d_i$ の和で表されると仮定する. $e_{t,i}$ を Domain-iで消費される消費エネルギーとする. $e_{t,i}$ は、動的消費エ ネルギー( $e_{d,i}$ )と静的消費エネルギー( $e_{s,i}$ )の和で表現さ れる.動的消費エネルギーは電源電圧の2乗に比例し、静 的消費エネルギーはしきい値電圧に対して指数関数的に変 化する.消費エネルギーモデルを以下にまとめる:

$$e_{\mathrm{t},i} = e_{\mathrm{d},i} + e_{\mathrm{s},i},\tag{1}$$

$$e_{d,i} = k_{1,i} V_{DD,i}^2,$$
 (2)

$$e_{s,i} = k_{2,i} T_0 V_{DD,i} \exp\left(-V_{th,i}/N_{s,i}\right).$$
 (3)

ここで,  $k_{1,i} \geq k_{2,i}$ はプロセステクノロジ,回路構造, iに 依存して変化するフィッティング係数である. $N_{s,i}$ は理想 係数と熱電圧の積であり, $T_0$ は対象回路のクロック周期 (遅延制約)である.もし電源電圧がしきい値電圧より十分 高い場合,回路の伝搬遅延は $\alpha$ -乗則モデル [11]を用いて 以下のように表現することができる:

$$d_i = k_{3,i} V_{\text{DD},i} \left( V_{\text{DD},i} - V_{\text{th},i} \right)^{-\alpha_i} . \quad \left( V_{\text{DD},i} \gg V_{\text{th},i} \right)$$
(4)

ここで、 $\alpha_i$ は1以上2以下のフィッティング係数である. 与えられた要求動作速度の下、 $V_{DD,i}$ と $V_{th,i}$ を動的に調節 することで消費エネルギーを最小化する問題を考える.こ の最適化問題を以下に示す:

min 
$$e_{t,1} + e_{t,2}$$
  
s.t.  $d_1 + d_2 = T_0$  (5)  
 $V_{\text{DD}\ 1}, V_{\text{th}\ 1}, V_{\text{DD}\ 2}, V_{\text{th}\ 2} \in \mathbb{R}.$ 

本稿の目的は(5)の最適解をランタイムに導出することで ある.文献[5,6]のような既存研究で既に、与えられた要求 動作速度の下、単一の電源ドメインに対して V<sub>DD</sub> と V<sub>th</sub> を ランタイムに最適化する技術が提案されている.しかし、 以下の問題が単一電源ドメインの最適化問題と比較して複 数電源ドメインの最適化問題を複雑にしている.



図 3 遅延割り当ての最適化による消費エネルギーの改善.

電源ドメイン間の遅延割り当て問題: $d_1 \ge d_2$ の和が $T_0 \ge$ 超えない限り,  $d_1 \ge d_2$ の値を変更することができる.本稿では,各ドメインに割り当てる遅延の値を遅延割り当て と呼ぶ.例えば,もし $d_1 < d_2$ かつ $e_{t,1} \gg e_{t,2}$ が成立する場合,図3に示すように遅延割り当てを変更することで $e_{t,2}$ の微増と引き替えに $e_{t,1} + e_{t,2}$ を大幅に削減できる.

次章で,複数電源ドメインの消費エネルギーを最小化す るために,遅延割り当て問題をランタイムに解く電圧制御 アルゴリズムを提案する.

# 3.2 ランタイム電圧制御アルゴリズム

#### 3.2.1 提案アルゴリズムの概要

提案アルゴリズムを単純化したフローチャートを図4に 示す.提案アルゴリズムは3つのステップ(Step1, Step2, Step3)に分けられる.Step1では,遅延割り当て(*d*<sub>1</sub>,*d*<sub>2</sub>) が固定され,各ドメインの*V*<sub>DD,*i*</sub>と*V*<sub>th,*i*</sub>が最適化される. 本稿では,[6]で述べられた手法のみを用いて,ランタイム にStep1を実行できることを示す.Step2では,遅延割り 当ての最適性を判定する.本稿では,遅延割り当ての最適 性をランタイムに判定可能であることを示す.もしStep2 において遅延割り当てが最適でない場合,Step3で遅延割 り当ての更新を行う.提案手法ではすべてのステップを反 復実行することでランタイムに複数電源ドメインの消費エ ネルギー最適化を実現する.

**3.2.2 単一電源ドメインに対するランタイム電圧制御手法** Step1のキーアイディアは、以下の事実に基づいている: Domain-1 に対する遅延割り当て  $(d_1)$ が固定されている限 り, Domain-1 での電圧制御  $(V_{DD,1}, V_{th,1})$ は Domain-2の 性能  $(e_{t,2}, d_2)$ に一切の影響を与えず、その逆も成立する. したがって遅延制約  $(d_1)$ が固定されている場合, Domain-1 の消費エネルギー  $(e_{t,1})$ を  $V_{DD,1}$  と  $V_{th,1}$ の制御のみを用 いて最小化することができる.このとき、 $V_{DD,2}$  と  $V_{th,2}$ の 調節は Domain-1 に一切の影響を与えない.したがって,  $d_1$ や  $d_2$ の値が固定されると、単一電源ドメインに対して 提案されている既存のランタイム  $V_{DD}$ ,  $V_{th}$  スケーリング



図 4 提案するアルゴリズムを単純化したフローチャート.



図 5 Minimum Energy Point (MEP) と MEP 追跡手法の例 [6].

技術 [6] を直接適用できる.本節では, [6] で提案されてい るランタイム電圧制御アルゴリズムの概要を述べる.

遅延制約  $d_1$ の下, Domain-1 の消費エネルギー  $e_{t,1}$ を最 小化する問題を考える。与えられた遅延制約  $d_1$ を守りな がら,  $e_{t,1}$ を最小化する  $V_{DD,1} \ge V_{th,1}$ の組が存在する。文 献 [6] では, この最適な電圧組を Minimum Energy Point (MEP) と定義している。図 5 は, Domain-1 の MEP を示 した図である。Domain-1 として,ファンアウト 4,50 段 インバータチェインを使用している。図 5 では,電源電圧 としきい値電圧が制御変数として調整されている。黒色の 実線と青色の破線はそれぞれ対象回路の消費エネルギー等 高線およびクリティカルパス遅延等高線である。赤色の太 い実線は様々な遅延制約  $d_1$  に対する MEP の集合である。 文献 [6] で述べられているように, MEP はクリティカルパ ス遅延等高線と消費エネルギー等高線の接点として発見さ れる。したがって, Domain-1 の MEP は以下の方程式の 解として求めることができる:

$$\nabla_i e_{\mathbf{t},i} \parallel \nabla_i d_i \quad \Leftrightarrow \quad \nabla_i e_{\mathbf{t},i} = -G_i \nabla_i d_i, \tag{6}$$

ここで,  $\nabla_i$  は微分演算子  $[\partial/\partial V_{\text{DD},i}, \partial/\partial V_{\text{th},i}]^{\text{T}}$ である.  $\nabla_i e_{\text{t},i} \geq \nabla_i d_i$  はそれぞれ消費エネルギー等高線とクリティ カルパス遅延等高線の法線ベクトルであることに注意. したがって, MEP は 2 つの等高線の接点であることを (6) は述べている.式 (1)–(4) より, (6) はチップ温度 ( $N_{\text{s},i}$ ),  $e_{\text{d},i}$  そして  $e_{\text{s},i}$  を含む方程式に変換することができる. したがって, (i)  $e_{\text{d},i}, e_{\text{s},i}, d_i$  およびチップ温度をランタイム にモニタし, (ii) (6) を満たす  $V_{\text{DD},i} \geq V_{\text{th},i}$  の組を探す, ことにより MEP をランタイムに発見できることを [6] が 述べている.文献 [6] が提案した電圧制御アルゴリズムで は, 図 5 の "Example of MEP tracking for a 2.5 ns delay constraint" のように,  $V_{\text{DD},i} \geq V_{\text{th},i}$  をデルタ変調のよう に少しずつ変更し, 徐々に MEP に接近する.本稿では, (6) に現れるパラメータ  $G_i$  が遅延割り当ての最適化におい て重要な役割を果たすことを次節で述べる.

#### 3.2.3 最適な遅延割り当てのための条件

Step2 と Step3 で解決すべき問題は,遅延割り当て  $d_i$ の最適化である. 文献 [1] で定義された Enegy gradient

を用いて遅延割り当て問題をランタイムに解決する. 一般的に,遅延制約を緩くすることで,LSIの消費エネル ギーを改善できる. Energy gradient は,遅延制約を緩め ることで削減可能な消費エネルギーの割合を示す.例え ば, $G'_i$ を Domain-*i* に対する Energy gradient とすると, もし $d_i$ が  $\Delta d$ だけ緩められたとき, Domain-*i*の消費エネ ルギーが  $G'_i\Delta d$ だけ改善することを意味する. 文献 [1] で は, Energy gradient を数値計算により導出しているが,本 稿では Energy gradient が閉形式関数で導出できることを 示す.具体的には, Energy gradient  $G'_i$ は(6)に現れる $G_i$ と等しい. 詳細な証明を付録1に示す.

もし $d_1$ が $\Delta d$ だけ緩められた場合,Domain-1の消費エ ネルギーは $G_1\Delta d$ だけ改善する.他方, $d_2$ は $\Delta d$ だけ厳し くなるためDomain-2の消費エネルギーは $G_2\Delta d$ だけ悪化 する.もし $G_1$ が $G_2$ より大きい場合,この遅延緩和は全 体回路の消費エネルギー削減に繋がる.しかし,[1]に示さ れているように, $G_1$ の値は $d_1$ の遅延緩和とともに徐々に 悪化する.結果として,以下の式が最適な遅延割り当ての ための条件として成立する:

$$G_1 \Delta d = G_2 \Delta d \quad \Leftrightarrow \quad G_1 = G_2. \tag{7}$$

式 (7) は,遅延割り当てが最適な場合,遅延割り当ての変 更により消費エネルギーの改善が得られないことを示して いる.式 (6) に (1)–(4) を代入することで, $G_i$ を次式に変 換できる:

$$\frac{\partial e_{\mathrm{t},i}}{\partial V_{\mathrm{DD},i}} = -G_i \frac{\partial d_i}{\partial V_{\mathrm{DD},i}} 
\Leftrightarrow G_i = \frac{2e_{\mathrm{d},i} + e_{\mathrm{s},i}}{\left(\frac{\alpha_i}{1 - V'_{\mathrm{th},i}/V'_{\mathrm{DD},i}} - 1\right) d_i}.$$
(8)

 $(V'_{DD,i}, V'_{th,i})$ は Domain-*i*の MEP である.  $e_{d,i}, e_{s,i}, d_i$ の 値が判明した場合,式(8)により  $G_i$ の値を推定できる. し たがって,前節と同じようにこれらパラメータの値をラン タイムにモニタする回路をチップに搭載することで, $G_i$ を ランタイムに推定することができる.

#### 3.2.4 遅延割り当ての最適化

遅延割り当て最適化のコンセプトを図6に示す.文献 [1] で述べられているように, Energy gradient  $G_i$ は $d_i$ に対し て単調減少する. Domain-1の遅延割り当て $d_1$ を大きくす ると $G_1$ が減少する一方, Domain-2の遅延割り当て $d_2$ が 小さくなるため $G_2$ が増大する.結果として(7)を満たす 遅延割り当てが唯一つ存在する.図6からわかるように,  $G_1 > G_2$ の場合,  $d_1$ を大きくすることで遅延割り当ての 最適化を行うことができ, その逆も成立する.以上の事実





図7 提案アルゴリズムの詳細.

に基づき, Step3 では遅延割り当てをデルタ変調のように 逐次的に変更する.

提案アルゴリズムの詳細なフローチャートを図7に示す. Step1では,[6]で提案されたランタイム電圧制御アルゴリズムを2つの電源ドメインに適用する.Step2を開始する前に, $e_{d,i}$ , $e_{s,i}$ および $d_i$ の値をモニタ回路を用いて取得する.例えば文献[5]にこれらのパラメータのモニタ回路が述べられている.Step2で遅延割り当ての最適性を評価する.もし $G_1 \ge G_2$ の相対的な差が $\varepsilon_G$ である場合(i.e., $G_1 \simeq G_2$ である場合),提案アルゴリズムは終了する.もしそうでない場合,Step3で遅延割り当てが $\Delta r$ だけ変更される.逐次的にすべてのステップを繰り返すことで,電圧および遅延割り当ての最適化を実現する.

## 4. SOTB 65-nm プロセスを用いた検証

SOTB 65-nm 低しきい値電圧プロセスを用いたトラン ジスタレベル回路シミュレーションを通して提案アルゴリ ズムの検証を行う.本稿では以下の回路を実験に用いる:

- Domain-1: 100 並列, 50 段, ファンアウト4インバー タチェイン.活性化率は10%である.
- Domain-2: 100 並列, 50 段, ファンアウト4インバー タチェイン.活性化率は1%である.

ここで,Domain-1とDomain-2はそれぞれプロセッサの ロジック回路およびメモリ回路を模擬している.各回路の 電源電圧と基板電圧を幅広く調節し,性能を評価する.提 案アルゴリズム実装のために, $\alpha_i$ や $N_{s,i}$ といった物理パ ラメータを事前に求める必要がある.これらの値はトラン ジスタのDCシミュレーションにより求める. $V_{th,i}$ の値を 求めるため,本稿では定電流法を用いる.パラメータ $\varepsilon_{G}$ ,  $\Delta r$ の値をそれぞれ15%,5%とする.本稿では,理想的な モニタ回路を用い, $e_{d,i}$ , $e_{s,i}$ , $d_i$ , チップ温度の正確な値を ランタイムに推定可能と仮定する.提案アルゴリズム実装 にあたり,遅延割り当ての初期値を与える必要がある.本 稿では $d_1 \ge d_2$ の初期値を共に $T_0/2 \ge$ する.

遅延制約5 ns (i.e.,  $T_0 = 5$  ns) に対する最適化結果を図 8 に示す.縦軸および横軸は各ドメインの電源電圧および 基板バイアスである.ここで,図の右側に進むと回路の しきい値電圧が増大することに注意.黒い実線は,Step1 において既存の MEP 追跡技術を用いた際の電圧制御結 果の軌跡であり、"+"が導出された MEP である.本稿で は、電源電圧および基板電圧をそれぞれ5 mV ずつ調節



図 8 遅延制約5 ns に対する電圧の最適化結果.



図 9 遅延制約 5 ns に対する G<sub>1</sub> と G<sub>2</sub> の最適化の過程.

し、MEP の探索を行っている.対象回路の総消費エネル ギー  $(e_{t,1} + e_{t,2})$ は提案手法により 1.03 pJ/cycle になる一 方、全探索法で求めた厳密解は 1.00 pJ/cycle である.し たがって、提案手法により +3% の以内の誤差で最適解を 探索することができた.

 $T_0 \& 5 ns \& bck \& bc, G_1 \& G_2 の最適化の過程を図$ 9 に示す. 横軸は遅延割り当ての最適化の回数 (Step3 を実行した回数) を示す. Step3 は, 図 8 の "+"で行われてい $る. 初期状態では <math>G_1$  は  $G_2$  より大きいため,  $d_2$  より大き い遅延を  $d_1$  に割り当てることで総消費エネルギーを削減 できる.  $G_1$  の値は  $d_1$  の増大と共に減少するため,  $G_1 \& G_2$  は Step3 を繰り返す度に等しい値に近づく. 図 8 が示 すように, 遅延割り当てを最適化することで, 初期状態と 仮定して最大 13% 消費エネルギーを削減できることを確 認した. 以上の事実は遅延の割り当てが複数電源ドメイン 最適化において重要な役割を果たすことを示唆している.

遅延制約 ( $T_0$ ) が 5 ns から 20 ns に緩和された時の最 適化結果を図 10 に示す.図 8 の時と同様に,提案アルゴ リズムにより発生する消費エネルギーの誤差は +2% であ る.文献 [8,9] のように,2つのドメインの  $V_{\rm DD}$  のみをス ケーリングした時を考える.各ドメインの  $V_{\rm th}$  は,遅延制 約 ( $T_0$ ) が 5 ns の時の最適値で固定されていると仮定する.



図 10 遅延制約 20 ns に対する電圧の最適化結果.

この場合, Domain-1 と Domain-2 は図 10 の破線部で稼働 する. もし  $T_0$  が 5 ns から 20 ns に緩和された場合,電源 電圧のみ調節で  $e_{t,1} + e_{t,2}$  は 0.49 pJ/cycle まで削減する ことができる. 一方,提案手法で  $V_{DD}$  と  $V_{th}$  を同時に最適 化することで消費エネルギーは 0.40 pJ/cycle まで削減さ れ,この差は 18% に対応する.以上の結果は,複数電源ド メインの省エネルギー動作実現において, $V_{DD}$  だけでなく  $V_{th}$ の調節も重要であることを示している.

#### 5. 結論

クリティカルパス上に2つの電源ドメインが存在する LSIの消費エネルギー最適化手法を提案した.エネルギー 効率の良いLSIを実現するためには、V<sub>DD</sub>だけでなくV<sub>th</sub> の動的な調節が重要である.本稿では、与えられた要求 動作速度を守りながら、2つの電源ドメインのV<sub>DD</sub>とV<sub>th</sub> をランタイムに制御する電圧制御手法を提案した.SOTB 65-nm プロセスを用いたシミュレーションを通し、提案ア ルゴリズムが最大3%以下の誤差で消費エネルギーを最適 化可能であることを示した.V<sub>DD</sub>のみをスケーリングす る従来手法と比較し、V<sub>DD</sub>とV<sub>th</sub>を同時最適化することで 最大18% 消費エネルギーを削減可能であることを示した. DC-DCコンバータやLVCのオーバーヘッドを考慮した電 圧スケーリング手法の開発が今後の課題である.

## 付録 1: Energy Gradient の導出

Domain-*i* の遅延割り当てを  $\Delta d$  だけ緩めることで, Domain-*i* の消費エネルギーを  $-\Delta e_i$  だけ改善する状況 を考える. 遅延割り当てを  $\Delta d$  だけ緩和することにより, Domain-*i* の MEP (i.e., Step1 の最適化結果) が ( $\Delta V_{\text{DD},i}$ ,  $\Delta V_{\text{th},i}$ )だけ移動すると仮定する. ここで,  $-\Delta e_i$  は正の値 であることに注意.  $\Delta V_{\text{DD},i}$  と  $\Delta V_{\text{th},i}$  が十分小さい場合, 以下が成立する:

$$\Delta d = \frac{\partial d_i}{\partial V_{\mathrm{DD},i}} \Delta V_{\mathrm{DD},i} + \frac{\partial d_i}{\partial V_{\mathrm{th},i}} \Delta V_{\mathrm{th},i}.$$
(9)

式 (6) が Doamin-*i* 上の MEP で成立するため, (9) は次の ように変換できる.

$$-G_i \Delta d = \frac{\partial e_{\mathrm{t},i}}{\partial V_{\mathrm{DD},i}} \Delta V_{\mathrm{DD},i} + \frac{\partial e_{\mathrm{t},i}}{\partial V_{\mathrm{th},i}} \Delta V_{\mathrm{th},i} \Leftrightarrow G_i = \frac{-\Delta e_i}{\Delta d}$$

したがって,  $G_i$ は Domain-*i*の Energy gradient である.

#### 謝辞

本研究は JSPS 科研費 (16H01713, 17H01712) による支援に よって行われた.本研究は東京大学大規模集積システム設計教 育研究センターを通し、シノプシス株式会社の協力で行われた.

#### 参考文献

- L. Yan, J. Luo, and N. Jha, "Joint Dynamic Voltage Scaling and Adaptive Body Biasing for Heterogeneous Distributed Real-Time Embedded Systems," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 24, no. 7, pp. 1030–1041, July 2005.
- [2] S. Martin, K. Flautner, T. Mudge, and D. Blaauw, "Combined Dynamic Voltage Scaling and Adaptive Body Biasing for Lower Power Microprocessors under Dynamic Workloads," in *International Conference on Computer Aided Design*, Nov 2002, pp. 721–725.
- [3] A. Basu, S.-C. Lin, V. Wason, A. Mehrotrat, and K. Banerjee, "Simultaneous Optimization of Supply and Threshold Voltages for Low-Power and High-Performance Circuits in the Leakage Dominant Era," in *Design Automation Conference*, July 2004, pp. 884–887.
- [4] K. Nose and T. Sakurai, "Optimization of VDD and VTH for Low-power and High Speed Applications," in Asia and South Pacific Design Automation Conference, Jan 2000, pp. 469–474.
- [5] M. Nomura, Y. Ikenaga, K. Takeda, Y. Nakazawa, Y. Aimoto, and Y. Hagihara, "Delay and Power Monitoring Schemes for Minimizing Power Consumption by Means of Supply and Threshold Voltage Control in Active and Standby Modes," *IEEE Journal of Solid-State Circuits*, vol. 41, no. 4, pp. 805–814, April 2006.
- [6] S. Hokimoto, T. Ishihara, and H. Onodera, "Minimum Energy Point Tracking Using Combined Dynamic Voltage Scaling and Adaptive Body Biasing," in *International System-on-Chip Conference*, Sept 2016, pp. 1–6.
- [7] K. Usami, M. Igarashi, F. Minami, T. Ishikawa, M. Kanzawa, M. Ichida, and K. Nogami, "Automated Low-Power Technique Exploiting Multiple Supply Voltages Applied to a Media Processor," *IEEE Journal of Solid-State Circuits*, vol. 33, no. 3, pp. 463–472, Mar 1998.
- [8] T. Kuroda and M. Hamada, "Low-power CMOS digital design with dual embedded adaptive power supplies," *IEEE Journal of Solid-State Circuits*, vol. 35, no. 4, pp. 652–655, April 2000.
- [9] T. Kuroda, "Optimization and Control of VDD and VTH for Low-Power, High-Speed CMOS Design," in *International Conference on Computer Aided Design*, Nov 2002, pp. 28–34.
- [10] N. Kamae, A. K. M. M. Islam, A. Tsuchiya, and H. Onodera, "A Body Bias Generator with Wide Supply-Range down to Threshold Voltage for Within-die Variability Compensation," in Asian Solid-State Circuits Conference, Nov 2014, pp. 53–56.
- [11] T. Sakurai and A. Newton, "Alpha-Power Law MOSFET Model and its Applications to CMOS Inverter Delay and Other Formulas," *IEEE Journal of Solid-State Circuits*, vol. 25, no. 2, pp. 584–594, Apr 1990.