高電磁ノイズに対する故障モデルと対策例

• Item type: Symposium(1)
• 公開日: 2018-08-22
• タイトル: 高電磁ノイズに対する故障モデルと対策例
• タイトル / 言語: en
• タイトル: A Fault Model for Highly Electro-Magnetic Noise and a Countermeasure
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特別セッション，ディペンダブルコンピューティング
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 首都大学東京
• 著者名: 福本, 聡
• 著者名(英): Satoshi, Fukumoto
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: スマートグリッド，ソーラーパネル，電気自動車などの急激な普及拡大に伴って，電力変換回路のパルス大電流部分が引き起こす近傍電磁界ノイズが問題となっている．本稿では，こうした高電磁ノイズを新たな故障モデルとして捉え，ディペンダブルコンピューティングの手法によって高信頼化を試みる研究を紹介する．具体的には，高電磁ノイズがもたらす周期的な同時多重過渡故障への耐性を強化した高信頼化プロセッサ方式について述べる．本方式は，変換回路のスイッチングに同期して発生する過渡ノイズの影響期間を組み込み自己テスト (BIST) によって測定し，ノイズの発生期間中のクロック供給を意図的に停止して過渡故障を回避するものである．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recent inverter and power converter circuits tend to highly integrate their power source and controllers, enhancing their characteristics as higher speed switching, higher supply voltage, and higher power density and so on. Consequently, there are arising problems about the effects of near field noise due to high-current pulse, which is cause by the switching activity of the main power circuit. This paper proposes a scheme to construct highly reliable processors that aggrandise the tolerance against simultaneous multi-bit transient faults which occur synchronously with the switching noise. The proposed scheme applies original Built-in Self Test (BIST) logic, which is implemented beside the target circuit, to measure the duration of the transient faults when the circuit is in the state of power-on sequence. During the normal operation mode, the effects of the noise can be avoided by turning-off the switching of clock signal only when the noise is coming.
• 書誌情報: DAシンポジウム2018論文集; 巻 2018, p. 103-106, 発行日 2018-08-22
• 出版者 / 言語: ja
• 出版者: 情報処理学会