ゼロDPPMに向けた設計およびテスト手法

• Item type: Symposium(1)
• 公開日: 2018-08-22
• タイトル: ゼロDPPMに向けた設計およびテスト手法
• タイトル / 言語: en
• タイトル: Design and Test Methodologies Toward Zero DPPM
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特別セッション，ディペンダブルコンピューティング
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 日本大学生産工学部
• 著者所属(英): en
• 著者所属(英): College of Industrial Technology, Nihon University
• 著者名: 新井, 雅之
• 著者名(英): Masayuki, Arai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 車載用半導体デバイスの製造に際しては，ゼロ DPPM，すなわち 100 万個あたりの欠陥デバイス数 1 個以下という非常に高い信頼度を達成しつつ，従来品と同等レベルのコストに抑えることが要求される．本稿では，半導体テストの観点からのゼロ DPPM に向けた取り組みについて述べる．まず，故障モデルやテストパターンの改善によるカバレージ向上手法と，統計的手法や機械学習に基づく種々の欠陥選別法について紹介する．次に，著者らの最近の取り組みとして，ブリッジ ・ オープン故障の発生確率を考慮した故障カバレージおよび DPPM の見積法と，効率的なテストパターン生成法について紹介する．実験結果から，従来の論理的な故障モデルに基づく故障カバレージを用いた場合と比較して，DPPM を 1 桁削減可能であることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: At manufacturing of semiconductor devices for automotive application, it is required to achieve very high reliability as zero DPPM, that is, to suppress the number of defective devices into less than one out of 1,000,000 shipped devices, as well as maintaining costs reasonably low at the same level as traditional non-critical applications. In this article we discuss efforts toward zero DPPM from the viewpoint of semiconductor testing. We first present several schemes for coverage improvement based on defect-oriented fault modeling and test pattern generation, as well as statistical and machine-learning-based outlier screening. Then we show our recent study on estimation of fault coverage and DPPM considering occurrence probabilities of open and bridge faults, as well as its application to efficient test pattern generation. Experimental results indicates that our scheme can reduce DPPM an order of magnitude in comparison to the one estimated based on the fault coverage for traditional logical fault model.
• 書誌情報: DAシンポジウム2018論文集; 巻 2018, p. 99-102, 発行日 2018-08-22
• 出版者 / 言語: ja
• 出版者: 情報処理学会