Item type |
SIG Technical Reports(1) |
公開日 |
2018-07-23 |
タイトル |
|
|
タイトル |
3次元積層LSIシステムのエミュレータ構築と並列画像処理の基礎評価 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
ネットワーク性能・並列処理 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
宇都宮大学大学院工学研究科 |
著者所属 |
|
|
|
宇都宮大学大学院工学研究科 |
著者所属 |
|
|
|
宇都宮大学大学院工学研究科 |
著者所属 |
|
|
|
宇都宮大学大学院工学研究科 |
著者所属 |
|
|
|
産業技術総合研究所 |
著者所属 |
|
|
|
産業技術総合研究所 |
著者名 |
新井, 健太
大川, 猛
大津, 金光
横田, 隆史
菊地, 克弥
青柳, 昌宏
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
高性能な半導体デバイスに対する需要の高まりから,3 次元積層の集積技術が注目されている.特に TSV を用いたデバイスは,チップ間を数千以上の微細な配線で接続できることから,メモリバンド幅の向上や省電力性が期待できる.しかしながらマイクロプロセッサ等の機能チップを複数積層したシステムは,設計コスト等の問題から実用化が進んでいない.そこで我々は複数の機能チップを積層した並列処理システムの実現のために,Publish / Subscribe 通信に着目した.本稿では,チップ間で Publish / Subscribe 通信するための機構について検討し,複数チップで画像処理を並列化した場合の性能について基礎評価を実施した.また開発中の 3 次元積層 LSI システムエミュレータについて紹介する. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2018-ARC-232,
号 17,
p. 1-6,
発行日 2018-07-23
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |