プロセッサシミュレータの多数並列実行環境による 性能最適化への応用

小田嶋 哲哉^{1,a)} 児玉 祐悦¹ 佐藤 三久¹

概要:コデザインは、アプリケーションの特性をアーキテクチャに反映することや、アーキテクチャの特 性に合わせたアプリケーションプログラムの最適化を行う双方向な取り組みであり、システムの設計にお いて重要視されている.本研究では、コデザインの取り組みを支援するためのシミュレータ多数並列実行 環境を提案している.これによって、ソフトウェアを最適化するためのパラメータとハードウェアのパラ メータの組み合わせを多数並列に実行することができ、コデザインのための評価を加速することを期待し ている.本稿では、この環境を用いることで、ハードウェアのパラメータは固定し、ソフトウェアの最適化 に関するパラメータサーチを行う.行列積のアンロール数を最適化パラメータとして設定し、シミュレー タの多数並列実行を行ったところ、ナイーブな実装に対して速度向上を達成することを確認した.さらに、 シミュレータが提供する詳細な情報から、アプリケーションの特性を評価することも可能であることを確 認した.

1. はじめに

HPC (High Performance Computing) 向けの高性能・低 電力システムの設計において、コデザインの重要性につい て指摘されている. コデザインは, アプリケーションの特 性を解析しアーキテクチャに反映するとともに、アーキテ クチャの特性に合わせたアプリケーションプログラムの コード最適化を行うなどの双方向的な取り組みである.本 稿では、このコデザインの双方向の取り組みを支援するシ ミュレータ多数並列実行環境を提案する.この環境は、プ ログラムの様々なパラメータとハードウェアのパラメータ を変化させて、プロセッサシミュレータを多数同時実行す ることを支援するものである. プロセッサシミュレータに おいて、サイクルレベルのシミュレーションを行うには非 常に長い時間かかり、実際の実行時間としては短いプログ ラムに限られるが、実際のプロセッサでは得られない詳細 な情報が得られる.また、この環境においてはソフトウェ アだけでなく, ハードウェアのパラメータを変えることが でき、ソフトウェアに適したハードウェアの探索にも利用 可能である.

アプリケーションの性能最適化を行うにあたって,プ ロファイラなどを使用してプログラム実行時の各種情報 を取得することは重要である.オープンソースでは PAPI (Performance Application Programming Interface) [1] が 広く利用されている.これは、CPU が持つハードウェアカ ウンタを必要な区間だけ取得することが可能であり、キャッ シュのアクセス数/ミス数、命令数などの情報を取得する ことができる.プログラムのパラメータとして、多重ルー プのブロック化のサイズなど変えて多数実行し、最適化を 行う手法は、オートチューニングの1つとして Atlas [2] な どが知られている.

本研究では、汎用 CPU シミュレータとして広く利用さ れている gem5 [3] を用いる.シミュレータを利用するこ とのメリットとして,正確な実行時間とハードウェアカウ ンタの取得が可能なことが挙げられる. クロックごとのプ ロセッサの内部動作をシミュレートするサイクルレベルシ ミュレータでは、タイマーの精度を考慮する必要が無いた め,短いイテレーションのループでも正確な実行時間を取 得することができる.gem5 では,PAPI では得られないよ うな詳細な情報だけでなく、ユーザの要求に応じて gem5 の内部の情報を取得するなどの拡張することで、性能最適 化に必要なデータを取得することが可能である.しかし, サイクルレベルシミュレータは、実行時間が非常に長くな ることが問題である.特に、アプリケーションの性能最適 化におけるパラメータサーチでは、複数のパラメータの組 み合わせを実行する必要があり,膨大な時間が必要である. また、シミュレータが提供する各種情報から、必要な情報 を抽出することも,経験の少ないユーザには困難である.

¹ 理化学研究所 計算科学研究センター

^{a)} tetsuya.odajima@riken.jp



図1 並列計算機環境におけるシミュレータ多数実行

そこで、本研究では、サイクルレベルシミュレータである gem5 を多数並列実行し、得られた情報を整形するシステ ムを提案する.本稿では、行列積のアンロール数に対する パラメータサーチを例に、シミュレータの多数実行を行い、 性能最適化を行うことを試みる.

2. プロセッサシミュレータ多数並列実行環境

本章では、プロセッサシミュレータの多数並列実行環境 について提案を行う.本評価に用いたシミュレータの概要 とそのパラメータ設定、シミュレータ多数実行環境につい て説明する.

2.1 シミュレータ多数並列実行環境の提案

図1に、本稿で提案するシミュレータ多数並列実行環 境の概略を示す. 2.2 節で述べる gem5 シミュレータを用 い、これを多数並列実行し、シミュレート結果を取得する. サイクルレベルシミュレータである gem5 の O3 モードは、 ハイエンドの CPU を用いたとしても、たかだか十数万命 令/秒のオーダーでしかシミュレートを行うことができな い. 一例として、図2では、8.738µ 秒のシミュレート結 果に対して、シミュレータ自体の実行時間は101.18 秒と約 1万倍もの差がある.一方で、サイクルレベルシミュレー タはクロックごとのプロセッサの内部動作をシミュレート するという特徴から、シミュレータ自体を並列化すること は困難である.

そこで、本研究では 図1に示すように、シミュレータを PC クラスタなどの並列環境を用いて多数並列に実行する システムを構築し、その結果を集約する環境を提供し、プ ログラムの最適化への応用を提案する.これによって、特 にプログラムのパラメータサーチにおいて、シミュレータ を何度も実行する時間を削減し、最適なパラメータを選択 できる.

Slurm [4] などのジョブスケジューラを用いて,並列計算 機資源を活用したシミュレータの多数実行が最終的な目標 であるが,本稿ではその予備評価として,ノード内の複数 CPU コアを使用して多数実行の評価を行う.

2.2 gem5 シミュレータ

本研究では、ARM 社が提供する ARMv8-A AArch64 命

- $1 \hspace{0.1in} \text{sim_seconds} \hspace{0.1in} 0.008738$
- $2 \hspace{0.1in} \text{host_seconds} \hspace{0.1in} 101.18$
- 3 sim_insts 19945316
- 4 ...
- 5 system.cpu.dcache.ReadReq_miss_rate::total 0.379413
- 6 system.cpu.dcache.WriteReq_miss_rate::total 0.024971
- 7 system.l2.ReadSharedReq_miss_rate::cpu.data 0.000122
- 8 system.l2.WriteSharedReq_miss_rate::cpu.data 0.0
- 9 ...
- 10 system.cpu.rename.ROBFullEvents 0
- 11 system.cpu.rename.ROBFullEvents 138488
- 12 system.cpu.rename.LQFullEvents 2726714
- 13 system.cpu.rename.SQFullEvents 2082
- 14 system.cpu.rename.FullRegisterEvents 0 15 ...
- 16 system.cpu.vector_ext_num_insts 12713986
- 17 system.cpu.vector_ext_num_mem_insts 6356992
- 18 system.cpu.vector_ext_num_loads 4259840
- 19 system.cpu.vector_ext_num_stores 2097152

20 ...

図 2 gem5 が提供するシミュレート統計情報

令セットの HPC 向け SIMD 拡張である Scalable Vector Extension (SVE) [5] を用いる. 2018 年 7 月現在, SVE を 実装している計算機はプロダクトとしては存在していな い.そこで, 我々は SVE を用いた評価のために汎用プロ セッサシミュレータである gem5 [3], [6] を用いる. gem5 には, 命令レベルシミュレータである "Atomic モード"と, Out-of-Order のパイプラインをシミュレートして, 正確 な実行サイクル数を見積もることが可能なサイクルレベル シミュレータである "O3 モード"がある.また, gem5 は ARM 以外にも Alpha, SPARC, x86 など多くのプロセッ サのシミュレーションにも対応している.

さらに,gem5 はフルシステムモード (fs モード) とシス テムエミュレーションモード (se モード) を提供している. 本研究では,システムコールをソフトウェアによるエミュ レートする "se モード"を用いて評価を行う.

現在公開されている gem5 は ARM SVE に対応していな い.そこで我々は, ARM 社から提供された Atomic モード のみに対応した gem5 に対して, O3 モードへの拡張を行っ ている.本稿ではこの実装のことを"gem5-sve"と呼ぶ.

図 2 に, gem5 の実行によって得られるプログラムの 統計情報から一部を抜粋したものを示す. "sim_seconds" はシミュレートによって得られたプログラムの実行時間 [秒] である. "host_seconds" は, gem5 を実行するために かかった時間 [秒] を示している. また, L1 キャッシュ, L2 共有キャッシュの Read/Write ミス率や, パイプライン 実行において Out-of-Order 資源が不足したことによって

表1 シミュレータパラメータセット		
ハードウェアパラメータ		
周波数	2.0 GHz	
ベクトル幅	512 bit	
L1 Dcache, Icache		
Size	32 kB	
Associate	4	
L2 Cache		
Size	2 MB	
Associate	16	
演算器		
整数パイプライン	2	
浮動小数点数パイプライン	2	
ロードユニット	1	
ストアユニット	1	
同時命令 fetch, decode, rename 幅	3	
同時命令 dispatch 幅	6	
同時命令 issue, WB, commit 幅	8	
Out-of-Order リソースパラメータ		
IQ (Reservation Station)	64	
ROB (Re-order Buffer)	64	
LQ (Load Queue)	16	
SQ (Store Queue)	16	
Physical Vector Register	96 (=32+64)	

"Renaming"ができなかった回数,実行した SVE 命令の 総数やメモリ操作命令数とその内訳など,詳細なデータが 含まれている.このようにシミュレータを用いることで, Out-of-Order に関するデータなど,プロファイラを用いた としても得ることができない情報を取得することが可能で ある.一方で,多数の統計情報からユーザが性能最適化の ために必要なデータを抽出することは,シミュレータに精 通していないユーザには難しいと考えられる.

2.3 gem5 の命令パイプライン

gem5のO3モードで用いるOut-of-Order 実行は, RISC マイクロプロセッサである Alpha21264 をベースとして いる.これは, "Fetch", "Decode", "Rename", "Issue", "Execute", "Write Back", "Commit"の7ステージから 構成される.gem5は,各ステージのレイテンシ(cycle 数) や同時実行幅,演算器のリソース量,各命令クラスのレイ テンシを容易に変更することができる.

2.4 gem5-sve のパラメータ設定

表1に,gem5-sveのハードウェアおよびOut-of-Order リ ソースのパラメータを示す.これらのパラメータは,ARM 社より提供された gem5のデフォルトパラメータセットに 準拠している.これは,ARMv7-A アーキテクチャのハイ エンドシリーズである Cortex-A15 [7] に類似している.こ れは従来,組み込み向けのプロセッサであるため,HPC お よびサーバ用としては Out-of-Order リソース量が少ない 1 for (int i = 0; i < N; i++)

2 for (int j = 0; j < N; j++)

3 for (int k = 0; k < N; k++)

 $4 \qquad C[i][j] \mathrel{+}= A[i][k] \ast B[k][j];$

図 3 評価プログラム:行列積

と思われるが,本評価ではできるだけ同じ値を使用する. 主な変更点は,以下のとおりである.

- SVE 向けの命令レイテンシを ARMv7-A NEON のレ イテンシ準拠として追加
- 物理ベクトルレジスタ数は、論理ベクトルレジスタ数
 と合計して 96 と定義
- IQ および ROB がそれぞれ 32,40 と少なすぎたため、 両リソースを 64 と定義
- ・
 整数演算器および整数乗算/除算演算器を統合し、整 数演算器 2 つとして定義

3. 評価

本稿では,行列積を用いてシミュレータ多数実行の評価 を行う.行列積の性能最適化についてはこれまで数多くの 手法が提案されてきたが,本稿ではループの入れ替えと ループアンローリング数を評価パラメータとする.

図3に行列積のナイーブな実装を示す.これに対して, 性能最適化を行う場合、まず考えられるのがループの入れ 替えである. Row-major order な配列に対して 図 3 は, 配 列CおよびAは連続方向へのアクセスになるが, 配列B はストライドアクセスとなり, ロードの効率が低下してし まう. そこで, 最内の k ループと真ん中の j ループを入れ 替えることで、すべての配列に対して連続アクセスとなる ため,性能が向上することが期待される.本稿では, 図 3 に示すループを "ijk ループ", k ループと j ループを入れ替 えたループを "ikj ループ"と定義する. ループアンローリ ングは、for 文を展開することで並列実行可能な命令を増 やし,同時に分岐命令数を削減することで高速化を図ると いう手法である. さらに, ループ演算中にレジスタを再利 用することで,配列ロード/ストアのコストを削減する,い わゆるレジスタブロッキングの効果も生まれる. 昨今の高 性能なコンパイラは、ループの入れ替えやループアンロー リングによる最適化を自動的に適用するものもあるが、依 然として手動での性能最適化が必要なことも多い.

3.1 評価環境

評価環境として,使用するサイクルレベルシミュレー タは gem5-sve とし,表 1 に示すパラメータを使用する. 本シミュレータの理論ピーク性能は $2.0[GHz] \times 2[Unit] \times 2[FMA] \times 8[SIMD] = 64.0GFLOPS (倍精度浮動小数点数) となる.使用するコンパイラは,ARM 社が開発して$



図 4 ナイーブな実装におけるパイプラインの状態

いる Arm Compiler for HPC 18.2 [8] を使用する. 行列積 の問題サイズは N = 256 の正方行列とする.

3.2 ナイーブな実装

まず, ijk ループ, ikj ループのナイーブな実装の評価を 行う. **表 2** に 2 つのループの実行性能およびピーク性能に 対する比率を示す.

表 2	ナイーブな実装の性能	
	GFLOPS	ピーク性能比
ijk ループ	0.38	0.59~%
ikj ループ	6.16	9.63~%

表2より,iikループの性能が非常に低いことがわかる. この原因として, ARM コンパイラが出力する Gather Load 命令が影響していると考えられる. ARM SVE から,不 連続なアクセスを一度にロードすることが可能な Gather Load 命令が導入されており、行列積では配列 B のアクセ スがこれに当たる. ハードウェアが Gather Load に最適 化されている場合, 効率的なロードが可能であるが, 現在 の gem5-sve の実装では、ベクトルの要素数だけベクトル サイズの連続ロードを発行するナイーブな実装となってい るため,非常にコストが大きい. つまり, ijk ループの最内 ループではロード: 演算の比が 9(=1+8):1となり, 演算 効率が非常に低い.一方,ikj ループはiik ループと比較す ると性能は高いが、ピーク性能比は約10%にとどまる.ikj ループの最内ループについて, Out-of-Order リソースが理 想状態で最大効率の動作を仮定すると、図4のようなパイ プラインになる.赤で示す命令がロード (LD1D),緑で示 す命令がストア (ST1D) であり、ロードユニット/ストア ユニットが独立して動作をする. 黄で示した命令は FMA 演算(FMAD)が浮動小数点数演算器で実行され,その他 の色は整数演算器で実行される.今回使用した gem5-sve のパラメータは、表1にあるように3命令同時 fetch が可 能であるため,図4のようなパイプライン実行で律速と

- for (int i = 0; i < N; i+=BI)
 for (int j = 0; j < N; j+=BJ)
 for (int k = 0; k < N; k++)
 #pragma clang loop unroll(enable)
- 5 for (int ii = 0; ii < BI; ii++)
- 6 **#pragma** clang loop unroll(enable)

8

- 7 **for** (**int** jj = 0; jj < BJ; jj++)
 - C[i+ii][j+jj] += A[i+ii][k] * B[k][j+jj];

図 5 行列積プログラム自動生成例

なり,7サイクルで3つの演算が実行される.今回用いた CPU モデルには,2つの浮動小数点数演算器があるため 3/7×1/2=21.4% がピーク実行効率となる.さらに,L1 キャッシュミス率が約30%と高いことからも,ループアン ローリングによる性能最適化が必要である.

3.3 シミュレータ多数実行による評価

前節のナイーブな実装の結果を踏まえ, ijk, ikj ループに 対してアンロール数を {0, 2, 4, 8} *1と設定し, シミュレー タを多数実行することでパラメータサーチを行う. 図 6 は ijk ループの結果であり, 4つのグラフは最外ループで ある "i ループ"のアンロール数, 各グラフの横軸は真ん中 のループである "j ループ"のアンロール数, 各棒グラフの バーは最内ループである "k ループ"のアンロール数ごとの ピーク性能に対する比率を示している.一方, 図 7 は ikj ループの結果であり, 4つのグラフは最外ループである "i ループ"のアンロール数, 各グラフの横軸は真ん中のルー プである "k ループ"のアンロール数, 各棒グラフのバーは 最内ループである "j ループ"のアンロール数ごとのピーク 性能比を示している. それぞれのグラフの縦軸のスケール が異なっていることに注意されたい.

これらより,最内である k ループまたは j ループをアン ロールしてしまうと性能が低下していることがわかる.当 初,最内ループのアクセスは SIMD による並列化が行われ るため,このループをアンロールしてしまうとコンパイラ の SIMD 化が阻害されてしまうと考えていた.しかし,生 成したコードのアセンブリを確認すると,SIMD 化はされ ているがレジスタブロッキングをしている配列以外はスト ライド方向の Gather Load 命令が生成されていることが わかった.本評価では,図5のように,ナイーブな実装で 示したループの内側に,アンロール数を設定したループを 挿入し,コンパイラにアンロールしたコードを生成させて 評価を行っており,図5の場合,コンパイル後のアセンブ リでは *BI* × *BJ* 回アンロールされている.アンロールし たコードにおいて新たに最内となった k ループについて, ARM コンパイラは配列 B のアクセスに対してストライド

*1 0はアンロールしない













方向の並列性を検出し、それに最適なコードを生成してい ると考えられる. 3.2節でも示したとおり, Gather Load に最適化されたハードウェアであれば高い性能を得ること が期待できるが、本シミュレータの実装では、複数の連続 ロードに分割されて実行されるため、ロードの負荷が著し

く大きくなってしまう. これによって, 性能が低下したと 考えている.これを検証するために、シミュレータを改良 し、Gather Load などの命令を一度に実行できる環境にお ける評価は今後の課題としたい.



図 8 ijk ループの Renaming 実行が阻害された回数とその内訳



図 9 ikj ループの Renaming 実行が阻害された回数とその内訳

3.4 ijk ループの評価

ijk ループでは、アンロール数 (i, j, k) = (8, 8, 0) のと きに 4.83GFLOPS とピーク性能に対して 7.55%を達成し た.ナイーブな実装に対して、性能は向上しているが依然 として絶対性能が低いことがわかる.この原因について, シミュレータの結果から得られる Out-of-Order に関する パラメータを用いて検証する.図8に, ijk ループにおい て Out-of-Order の Renaming がリソース不足により実行 できなかった回数と阻害されたリソースの内訳を示してい る. これより, LQ (Load Queue) の不足により Renaming ができなかったことがわかる.これは、今回使用したシ ミュレータのパラメータにおいて LQ の設定数が少なかっ たことも原因の一つであるが、Gather Load によるロード の負荷増大が主な原因と考えられる. アンロール数が少な い場合、最内ループにおけるロードの比率が増大するため 特に影響が大きい.一方で,iおよびiループをアンロール することで,最内ループにおいて演算の密度が増加し,相 対的にロードの負荷が低減したことで, Renaming が阻害 される回数が低下したと考えられる.これは、図8の値に 反比例して実行性能が向上していることからも言える.

3.5 ikj ループの評価

ikj ループでは,アンロール数 (i, k, j) = (8, 2, 0) のとき に 22.62GFLOPS とピーク性能に対して 35.35%を達成し た. ijk ループと比較して,非常に性能が高いことがわか る. ikj ループの最内ループをアンロールしなければ,配



図 10 ikj ループの L1 キャッシュ Read ミス率

列のアクセスが連続方向に統一され, ロード/ストアの効 率が向上したことが要因として挙げられる.また,ループ アンロールによって最内ループの演算密度が増加したこ とも要因として考えられる. (8,2,0)のとき,最内ループ の最大演算効率は図??と同様のパイプライン実行を仮定 すると, 38 サイクルで FMA 命令が 48 個発行されること から、 $48/32 \times 1/2 = 63.16\%$ と見積もられる.これより、 ナイーブな実装よりも演算効率が高いため、性能が向上し たと言える. ijk ループと同様に, Out-of-Order に関する パラメータについて検証する. 図 9 に, ikj ループにおい て Out-of-Order の Renaming がリソース不足により実行 できなかった回数と阻害されたリソースの内訳を示す. ijk ループでは、アンロール数を増やしていくと、演算の密度 が増加するため、LQ のプレッシャーが減少していたが、ikj ループでは逆に増加している. ikj ループでは, i 方向への アンロールをした場合,独立した FMA 演算が増加し,か つ配列 B が再利用可能になるため, LQ のリソースプレッ シャーは減少する.一方,k方向にアンロールを行うと, 配列 C のみがレジスタブロッキングの対象になり,配列 A および B はアンロールした数だけロードが必要になる.つ まり、n 回アンロールした場合、C[i][j] = C[i][j] + A[i][k + j] $0] * B[k+0][j] + ... + A[i][k+(n-1)] * B[k+(n-1)][j]; \ge$ 配列 C への書き込みが直列になる.このため、これまでの 研究 [9] でも言及していたように、最内のループボディー が長くなると, 配列 C へのストアが commit されるまで Out-of-Order リソースが開放されないため、リソースが枯 渇し, Renaming が阻害される回数が増加したと考えられ る. ikj ループで最大性能を達成したパラメータは (i, k, j) = (8, 2, 0) であるが, Out-of-Order のリソースだけに注目 すると (4, 4, 0) というパラメータが最も良いという結果 であった.性能はほぼ同等であるが,この性能差は図10 に示す L1 キャッシュの Read ミス率が原因と考えられる. (i, k, j) パラメータ (8, 2, 0) のミス率は 11.14% であるが, (4, 4, 0) のミス率は 23.52%と増加している. これは, 先程 も述べたように,i方向のアンロールによるレジスタブロッ キングの効果と k 方向にアンロールしたことによるロード

IPSJ SIG Technical Report

の増加が原因と考えられる.今回のハードウェアパラメー タでは,Out-of-Order のリソースだけで見れば,(4,4,0) というパラメータが最もバランスしている.例えば,L1 キャッシュサイズが大きいパラメータでは,キャッシュミ ス率が低下し,Out-of-Order の効率が良い(4,4,0)という パラメータを用いることでより高い性能を期待することが できると考えられる.

3.6 シミュレータによる性能解析

これまで,シミュレータを多数並列に実行することで, 行列積の ijk ループおよび ikj ループそれぞれのアンロー ル数について評価を行ってきた.これより、一般的なプロ ファイラからは得られない Out-of-Order リソース量を比 較することで、プログラムの内部動作について検討するこ とが容易になった. 今回は行列積という非常にわかりやす いプログラムを対象にしたが、ループボディがより複雑な プログラムにおいても性能最適化が比較的容易に行えるよ うになると考えている. 例えば, 今回は ikj ループにおい て, k方向にアンロールすることでループボディが長くな り、Out-of-Order リソースが枯渇し、パイプラインが効率 的に動作しなかったということがあった.この場合,ルー プをあえて分割することで、パイプラインが効率的に動作 し、結果として性能向上につながる可能性があると考えら れる.このような比較について、シミュレータを用いるこ とで定量的に評価することが可能である.

4. おわりに

本稿では、サイクルレベルシミュレータである gem5-sve を多数並列に実行することで、行列積の性能最適化パラ メータである「ループの入れ替え」と「ループアンロール 数」について最適な組み合わせを評価してきた.これよ り、単純にキャッシュヒット率を用いた比較だけではなく、 シミュレータを用いるからこそ得られた Out-of-Order リ ソース量を用いることで、プログラムの特性を検証し、最 適なパラメータを選択することができることを確認した.

今後の課題として,gem5-sve の Gather Load の実装を 改良し,不連続アクセスに最適化されたハードウェアが出 てくることで,プログラムの実行効率がどうなるかについ て検証を行う.また,よりループボディが複雑なプログラ ムに対しても,シミュレータの多数実行により性能最適化 が可能かどうかを検証していく.本稿では,ソフトウェア のパラメータを探索することにとどまったが,ハードウェ アのパラメータも同時に変更することで,より高い演算性 能を達成することができるかについて検討を行う.

謝辞 本稿の一部は,文部科学省「特定先端大型研究施 設運営費等補助金(次世代超高速電子計算機システムの開 発・整備等)」で実施された内容に基づくものである.

参考文献

- [1] PAPI. http://icl.cs.utk.edu/papi.
- [2] Automatically Tuned Linear Algebra Software (ATLAS). http://math-atlas.sourceforge.net.
- [3] The gem5 Simulator A modular platform for computersystem architecture research. http://gem5.org/.
- [4] Slurm Workload Manager. https://slurm.schedmd.com.
- [5] N. Stephens, S. Biles, M. Boettcher, J. Eapen, M. Eyole, G. Gabrielli, M. Horsnell, G. Magklis, A. Martinez, N. Premillieu, A. Reid, A. Rico, and P. Walker. The ARM Scalable Vector Extension. *IEEE Micro*, Vol. 37, No. 2, pp. 26–39, Mar 2017.
- [6] Nathan Binkert, Bradford Beckmann, Gabriel Black, Steven K. Reinhardt, Ali Saidi, Arkaprava Basu, Joel Hestness, Derek R. Hower, Tushar Krishna, Somayeh Sardashti, Rathijit Sen, Korey Sewell, Muhammad Shoaib, Nilay Vaish, Mark D. Hill, and David A. Wood. The Gem5 Simulator. ACM SIGARCH Computer Architecture News, Vol. 39, No. 2, pp. 1–7, May 2011.
- [7] Cortex-A15 Overview. https://developer.arm.com/products/processors/ cortex-a/cortex-a15.
- [8] Arm HPC tools and libraries. https://developer.arm.com/products/ software-development-tools/hpc/ arm-compiler-for-hpc.
- [9] 小田嶋哲哉, 児玉祐悦, 松田元彦, 李珍泌, 辻美和子, 佐藤 三久. ベクトル長を可変とする SVE アーキテクチャの評価 . 情報処理学会研究報告 (ハイパフォーマンスコンピュー ティング), Vol. 2017-HPC-160, No. 11, pp. 1–7, Jul. 2017.