| Item type |
SIG Technical Reports(1) |
| 公開日 |
2018-02-28 |
| タイトル |
|
|
タイトル |
静的ソース解析を用いたデータ転送量見積もりに基づくFPGAアクセラレータ設計支援 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
計算手法と設計手法 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
（株）富士通研究所 |
| 著者所属 |
|
|
|
（株）富士通研究所 |
| 著者所属 |
|
|
|
（株）富士通研究所 |
| 著者所属 |
|
|
|
（株）富士通研究所 |
| 著者所属(英) |
|
|
|
en |
|
|
Fujitsu Laboratories, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Fujitsu Laboratories, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Fujitsu Laboratories, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Fujitsu Laboratories, Ltd. |
| 著者名 |
一場, 利幸
田宮, 豊
渡部, 康弘
上原, 義文
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
高性能な FPGA アクセラレータを実現するためには，処理の実行時間だけでなくデータ転送時間を見積もった上で，アーキテクチャ設計を行う必要がある．そのため，データ転送量の見積もりが重要であるが，もし無駄なデータを含んでいると，正しいデータ転送時間を見積もれず，適切なアーキテクチャ設計が行えない．そのため，正味のデータ転送量を見積もることが必要である．正味のデータ転送量の見積もりは，人間がソースコードを読んで解析した結果を利用しており，工数がかかる問題がある．本稿では，正味のデータ転送量の見積もりを目的とした，ソースコード解析について述べる．正味のデータ転送量を見積もるために必要な情報を挙げ，コンパイラ基盤 LLVM を利用して解析可能であることを示す．そして，得られた情報からデータ転送量を見積もる方法を提案し，C 言語の画像フィルタプログラムを例に，正味のデータ転送量見積もりが行えることを示す． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2018-ARC-230,
号 38,
p. 1-5,
発行日 2018-02-28
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC18230038.pdf (270.6 kB)
