OSCARベクトルマルチコアプロセッサのための自動並列ベクトル化コンパイラフレームワーク

• Item type: SIG Technical Reports(1)
• 公開日: 2018-02-28
• タイトル: OSCARベクトルマルチコアプロセッサのための自動並列ベクトル化コンパイラフレームワーク
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: コード生成・プログラミング言語
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学アドバンストマルチコアプロセッサ研究所
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学術院基幹理工学部情報理工学科
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Waseda University Advanced Multicore Processor Research Institute
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者名: 宮本, 一輝; 牧田, 哲也; 高橋, 健; 柏俣, 智哉; 河田, 巧; 狩野, 哲史; 北村, 俊明; 木村, 啓二; 笠原, 博徳
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 科学技術計算や画像処理，機械学習の分野をはじめとして，アプリケーションの高速化が求められている．これらのアプリケーションの高速化を実現するために各種アクセラレータが利用されている．しかし，アクセラレータを有効に利用するためには，データ配置やホストとアクセラレータ間のデータ転送，同期などを考慮し，アクセラレータ用プログラムを作成する必要があり，プログラマが手動でこれらを行うには開発コストが大きくなる．これに対し，自動並列化やメモリ最適化技術を備える OSCAR 自動並列化コンパイラに自動ベクトル化技術を取り入れ，ベクトルアクセラレータを利用することにより，アプリケーションの高速化，低消費電力化を実現するとともに，開発コストの削減が可能だと考える．本稿では自動車，医療などの組み込みシステムからハイパフォーマンスコンピューティングまで利用できる低消費電力高性能 OSCAR ベクトルマルチコアプロセッサのソフトウェア開発期間を最小化し，誰にでも使いやすい環境を提供するための自動並列ベクトル化コンパイラのフレームワークを提案する．提案フレームワークに基づいて OSCAR コンパイラに拡張実装を行った自動ベクトル化の詳細についても述べる．本フレームワークを利用し，自動生成を行ったベクトル化プログラムに対してベクトルマルチコアシミュレータ上で性能評価を行ったところ，2 つの CPU コアと 2 つのアクセラレータコアで実行した場合，1 つの CPU コアのみによる実行と比べて，行列積では 28.21 倍，2 DConvolution では 8.08 倍の性能向上が得られた．FPGA で実装されたベクトルマルチコアエミュレータ上で行列積の性能評価を行ったところ，1 つの CPU コアと 1 つのアクセラレータコアで実行した場合，1 つの CPU コアのみによる実行と比べて，24.91 倍の速度向上が得られた．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2018-ARC-230, 号 13, p. 1-6, 発行日 2018-02-28
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会