FPGA NIC向けオンライン外れ値検出機構

• Item type: SIG Technical Reports(1)
• 公開日: 2015-01-22
• タイトル: FPGA NIC向けオンライン外れ値検出機構
• タイトル / 言語: en
• タイトル: An Online Outlier Detector for FPGA NICs
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: データベース・NoC
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学理工学部／科学技術新興機構さきがけ／国立情報学研究所
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University / PRESTO, Japan Science and Technology Agency / National Institute of Informatics
• 著者名: 林, 愛美; 徳差, 雄太; 松谷, 宏紀
• 著者名(英): Ami, Hayashi; Yuta, Tokusashi; Hiroki, Matsutani
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 情報通信技術やセンシング技術の進歩によって，世の中に流通するデータ量は増加の一途をたどっている．このような膨大な量のデータの中から期待されるパターンと一致しないアイテムのみを効率的に検出，抽出するために外れ値検出の高性能化が求められている．本論文では，10Gbit Ethernet インタフェースを有する FPGA ネットワークインタフェースカード（FPGA NIC）上に外れ値検出機構を実現する．この FPGA NIC の FPGA 部にマハラノピス距離による外れ値検出機構をハードウェアとして実装し，正常値を含むセンサーデータパケットは FPGA NIC でフィルタリン気異常値を含むセンサーデータパケットのみを受信する．本機構は 5 段パイプライン化され，共分散行列はソフトウェア層で計算し，定期的に与える．興味の無いデータを NIC でフィルタリングすることで，ネットワークプロトコルスタックの処理負荷を軽減し，より多くのセンサーデータを扱えるようになる．NetFPGA-10G ボードを用いた実機評価の結果，毎秒 14M 個のサンプルを判別することができ，そのスループットは 7.73Gbps に達した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As the information communication technology and sensing technology advance, sensor data stream continuously grows in size, which demands a high throughput outlier detection that efficiently identifies data items which do not conform to an expected pattern from such big data. In this paper, a simple outlier detection mechanism is implemented on an FPGA network interface card (FPGA NIC) that equips four 10Gbit Ethernet interfaces. More specifically, an outlier detection hardware based on Mahalanobis distance is implemented on the FPGA NIC. Sensor data packets that contain only normal values are discarded by the FPGA NIC, while those contain anomaly values are received for the upper layers, such as applications. The outlier detection mechanism is pipelined with five stages, and a variance-covariance matrix is computed by software and provided to the FPGA NIC in a certain interval. As data sets without any interests are filtered by the FPGA NIC, workload of network protocol stack is reduced, and more sensor data can be processed. Evaluation results using NetFPGA-10G board show that the outlier detection mechanism can process 14M samples per a second, which achieves up to 7.73Gbps in throughput.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-169, 号 3, p. 1-6, 発行日 2015-01-22
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会