全2値化畳み込みニューラルネットワークとそのFPGA実装についてFPT2017デザインコンテスト参加報告

• Item type: SIG Technical Reports(1)
• 公開日: 2018-01-11
• タイトル: 全2値化畳み込みニューラルネットワークとそのFPGA実装についてFPT2017デザインコンテスト参加報告
• タイトル / 言語: en
• タイトル: All Binarized Convolutional Neural Network and Its implementation on an FPGA FPT2017 Design Competition Report
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ニューラルネットワーク
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学工学部情報工学科
• 著者所属: 東京工業大学工学院情報通信系
• 著者所属: 東京工業大学工学院情報通信系
• 著者名: 下田, 将之; 佐藤, 真平; 中原, 啓貴
• 著者名(英): Masayuki, Shimoda; Shimpei, Sato; Hiroki, Nakahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 画像識別等の組込み機器では，学習済み畳み込みニューラルネットワーク (CNN : Convolutional Neural Network) の識別高速化と低消費電力化が求められている．CNN の演算の 90% 以上は2次元畳み込みであり，主に積和 (MAC : Multiply-Accumulation) 演算である．従って外部メモリに格納するデータ量と積和演算回路の削減が必要である．近年，CNN の重み，入力及び活性化関数の出力を 2 値 (-1 / +1) に制限した 2 値化 CNN が提案されている．しかし，提案された手法では入力層への入力はカラー画像を扱うため依然整数値 (3 チャンネル x8 ビット） のままであった．そのため,第一層での畳み込み演算は，整数精度で行われている．本稿は入力層の入力値も同様に 2 値化を行い，全ての畳み込み演算をピット演算で行う全 2 値化 CNN を提案する．そして，全 2 値化 CNN を既存の 2 値化 CNN や，整数精度の CNN と比較を行った．提案する全 2 値化 CNN は，2 次元畳み込みを行う際の整数精度の積和演算回路が不要なため，認識精度を維持したまま，FF を 13.7%，LUT を 2.2% 削減し， 1.2 倍高速化できた．加えて，全 2 値化 CNN をパイプライン化した場合，1840 FPS を実現し，消費電力は 0.3 ワットであった．このことから，全 2 値化 CNN はリアルタイム処理が求められる様な場面において有効な手法である．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A pre-trained convolutional neural network (CNN) is a feed-forward computation perspective, which is widely used in the embedded systems requiring highly power-and-area efficiency. This paper realizes a binarized CNN which treats only binarized values (+1 / -1) for the weights and the activation value. In this case, the multiplier is replaced by an XNOR circuit instead of a dedicated DSP block. Binarization for both weights and activation are more suitable for hardware implementation. However, the first convolutional layer still calculates in integer precision, since the input value is 8 bit RGB pixel, and not binarized. In this paper, we decompose the input value into maps of which each pixel is in 1-bit precision. The proposed method enables a binarized CNN to use bitwise operation in all layers, and shares a binarized convolutional circuit among all convolutional layers. We call this all binarized CNN. We compared our proposal with conventional ones. Since all binarized CNN do not require a dedicated DSP block, our proposal is smaller and 1.2 times faster than the typical CNNs, and almost maintains baseline classification accuracy. In addition, pipelined all binarized CNN achieved 1840 FPS, consumed 0.3 watts and its accuracy was 82.8%.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2018-SLDM-182, 号 2, p. 1-5, 発行日 2018-01-11
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会