時分割多重実行型シストリックリングの実装と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2018-01-11
• タイトル: 時分割多重実行型シストリックリングの実装と評価
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: システムアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者名: 菊谷, 雄真; 山野, 龍佑; 一倉, 孝宏; 中島, 康彦
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 機械学習アルゴリズムの進歩が目覚ましい．特に Convolutional Neural Network (CNN) は有用性が高く，高速に畳み込み演算を行うことが可能な計算デバイスが希求されている．また，微細化のロードマップは更新されているが，代わりに単位面積当たりの製造コストが増大している．そのため，電力効率と面積効率に優れる CNN 用 Dornain-Specific Accelerator (DSA) 提案されてきた． しかし，アルゴリズムの研究は日進月歩であり，DSA は陳腐化が危愼されている．また，Lightfield 画像処理や 3 次元空間を対象としたシミュレーションといったアプリケーションにまで目を向けると，これらもアドレスの参照範囲が広いステンシル計算である．我々は DSA よりもプログラマビリティを持ち，離散ステンシル計算にも対応したアクセラレータとして EMAXV を提案してきた． しかし，CGRA の欠点である配線混雑と局所記憶の帯域拡張のためのデータコピーが面積当たりの動作効率を著しく下げることが分かってきた．本稿では，欠点を解決するために演算ブロックをマルチスレッド化して動作させる IMAX の実装について説明し，EMAXV と同等性能を省面積で実現できることを示す．また，FPGA を用いた実装結果では，EMAXV から LUT を 55.9%，BRAM を 24.2% まで削減可能であり，TSMC28nm プロセスを用いた論理合成結果では，面積を 34.9% まで削減可能であることが明らかとなった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2018-ARC-229, 号 6, p. 1-6, 発行日 2018-01-11
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会