WEKO3
アイテム
Skylake-SPとXeon Phi KNLを用いた大容量キャッシュ付メニーコアの主記憶遅延特性評価
https://ipsj.ixsq.nii.ac.jp/records/184882
https://ipsj.ixsq.nii.ac.jp/records/1848821bd67ea3-1a5e-4614-a3ec-0a7514ddcf41
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-HPC17162002.pdf (1.7 MB)
|
Copyright (c) 2017 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2017-12-11 | |||||||||
| タイトル | ||||||||||
| タイトル | Skylake-SPとXeon Phi KNLを用いた大容量キャッシュ付メニーコアの主記憶遅延特性評価 | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | アクセラレータ | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
| 資源タイプ | technical report | |||||||||
| 著者所属 | ||||||||||
| 東京工業大学 | ||||||||||
| 著者所属 | ||||||||||
| 東京工業大学 | ||||||||||
| 著者名 |
田邊, 昇
× 田邊, 昇
× 遠藤, 敏夫
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | DIMM 型 3D Xpoint の市販が 2018 年に予定されており，大容量で大遅延な主記憶が手軽に構築可能になろうとしている．本研究は Xeon Phi KNL のようなオンパッケージの高バンド幅大容量 DRAM キャッシュ (EDC) により，主記憶遅延の隠ぺいがどの程度可能なのかを高スループットに推定する方法を提案する．メニーコアにおいてはマルチスレッド時の性能予測が重要だが，Xeon Phi KNL にはキャッシュミスに起因する Stall を測るカウンタがない．よって従来のエミュレータは移植不可能である．そこで，KNL のメモリシステムを概ね踏襲した構成の Skylake-SP と KNL の EDC と組み合わせた想定システム上での，多様なアプリケーションに対する網羅的な遅延特性の推定について報告する．本研究と同等な評価は CPU の OoO 機構を模擬しない高速簡略型シミュレータでは再現できない．低速詳細型のシミュレータでは想定遅延 1 種あたり千年以上かかるものなので，本報告のような網羅的な評価はできない． | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AN10463942 | |||||||||
| 書誌情報 |
研究報告ハイパフォーマンスコンピューティング（HPC） 巻 2017-HPC-162, 号 2, p. 1-9, 発行日 2017-12-11 |
|||||||||
| ISSN | ||||||||||
| 収録物識別子タイプ | ISSN | |||||||||
| 収録物識別子 | 2188-8841 | |||||||||
| Notice | ||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
